V
varunmjman
Guest
hellooooo .....
我需要一个小帮助...
我使用Cadence演奏家的图表输入与布局设计SigmaDelata模数转换器...我创建了单独的模块中的OTA一样,比较等在一个单独的图书馆。我还cereated布局这些模块..然后我提出了电路的ADC使用这些模块..其布局我使用的“生成源代码”选项
, genrated布局的组成部分..在通常情况下这样这些模块都应该是加入了flylines ..但布局模块我创建未连接..但其他组件
, 我在图书馆的标准连接到对方的flylines ..
我做错了什么的布局? ? ?PLZZZ帮助我
在此先感谢
我需要一个小帮助...
我使用Cadence演奏家的图表输入与布局设计SigmaDelata模数转换器...我创建了单独的模块中的OTA一样,比较等在一个单独的图书馆。我还cereated布局这些模块..然后我提出了电路的ADC使用这些模块..其布局我使用的“生成源代码”选项
, genrated布局的组成部分..在通常情况下这样这些模块都应该是加入了flylines ..但布局模块我创建未连接..但其他组件
, 我在图书馆的标准连接到对方的flylines ..
我做错了什么的布局? ? ?PLZZZ帮助我
在此先感谢