G
Guest
Guest
以下是Verilog的行为模式的同步移动SDRAM pragraf任务write_task;
开始
开始:write_op
整数i,J型,K;
第[`位] tmp_reg;
整数bank_id;
第[8 * 8:1]海峡;
如果(〜burst_type)
increment_read;
其他的
interleave_read;
开始:write_seq
为(1 = 0;“维信,我=我一)
开始/ /(循环
开始
.......我不知道“write_op含义”和“write_seq”,他们似乎没有用,
他们只是一个商标,或标准?
谁可以告诉我,谢谢
开始
开始:write_op
整数i,J型,K;
第[`位] tmp_reg;
整数bank_id;
第[8 * 8:1]海峡;
如果(〜burst_type)
increment_read;
其他的
interleave_read;
开始:write_seq
为(1 = 0;“维信,我=我一)
开始/ /(循环
开始
.......我不知道“write_op含义”和“write_seq”,他们似乎没有用,
他们只是一个商标,或标准?
谁可以告诉我,谢谢