H
hawks4peace
Guest
喂
任何一个能告诉我什么是与寄存器传输级（RTL）的不同风格的编码和正常的高密度脂蛋白编码。我的意思是没有任何改变
， 还是仅仅是逻辑图结构编码（组合云和登记对）。
谢谢你的帮助
任何一个能告诉我什么是与寄存器传输级（RTL）的不同风格的编码和正常的高密度脂蛋白编码。我的意思是没有任何改变
， 还是仅仅是逻辑图结构编码（组合云和登记对）。
谢谢你的帮助
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
M
madhavisai
Guest
在我们假设的RTL代码
， 我们R写入这是一个向量的数量
， 将移交betweenfunctional单位。
， 我们R写入这是一个向量的数量
， 将移交betweenfunctional单位。
H
hawks4peace
Guest
感谢您的答复。
我不能understnd正确的概念。
能否请您解释比较详细的
， 或者如果U知道来源或网站可以请你带我给它。
关心
我不能understnd正确的概念。
能否请您解释比较详细的
， 或者如果U知道来源或网站可以请你带我给它。
关心
G
Guest
Guest
[No message]
R
ramana459
Guest
当你书写在Verilog或VHDL（称为高密度脂蛋白编码Xilinx或Altera plotform）代码，后synhesis它会给人网表文件。在本网表的主要目的是修复到FPGA或DE2board，如果你合成了Cadence这在RTL编译器（RC Verilog或VHDL代码，使用不同的图书馆
， 是由代工厂提供的文件），您将获得网表文件。这个网表特定铸造只（其中您使用的库文件有用）。
， 是由代工厂提供的文件），您将获得网表文件。这个网表特定铸造只（其中您使用的库文件有用）。
L
ljxpjpjljx
Guest
你应该服从在RTL级编码风格，而不是门水平！
K
kevine
Guest
您必须使用的RTL代码风格的设计
， 如果需要合成与转网表;
你可以使用行为级样式代码当您的目标是函数模型，您将使用的行为方式方便自由。只有您的代码兼容的HDL语法，这种风格也许你说正常的风格上面
， 如果需要合成与转网表;
你可以使用行为级样式代码当您的目标是函数模型，您将使用的行为方式方便自由。只有您的代码兼容的HDL语法，这种风格也许你说正常的风格上面