问题的VHDL文件时

[tybhsl]

当我尝试编译的文件中leon2.0 icache.vhd
改用ModSim在没有错误的报道，一些错误如下报告的Active - HDL 5.1：

案件ISETS是
当2 =“
...
Line98当3 =“
Line99如果ICLOCK_BIT = 1，则
Line100 xset：= std_logic_vector（conv_unsigned（lru3_repl_table
conv_integer（xlru））（1-5），2））;
Line101其他
Line102 xset：= std_logic_vector（conv_unsigned（lru3_repl_table
（conv_integer（xlru））（0），2））;
如果结束;
当4 =“
....
当别人=“
结束案件;错误：COMP96_0368：icache.vhd：（98，

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="凉爽的" border="0" />

：值3超出范围。
错误：COMP96_0149：icache.vhd：（100，32）：显式类型转换之间允许只类型密切相关。
错误：COMP96_0149：icache.vhd：（102，32）：显式类型转换之间允许只类型密切相关。

可否请你告诉我我应该怎么办？我怎样才能模拟同的Active - HDL 5.1，但ModSim工具呢？非常感谢！

 

[veejaye]

检查ISETS ....宣言
它应该被宣布与范围超过4更多......整数

这是什么lru3_repl_table？
它是一个函数或过程。
如果乌拉圭回合使用某些库函数查询天气的库中。
Conv_unsigned可以省略通过简单地增加
使用ieee.std_logic_unsigned.all .....

 

[Guest]

[No message]

 

[tybhsl]

报价：错误：COMP96_0149：icache.vhd：（100，32）：显式类型转换之间允许只类型密切相关。

错误：COMP96_0149：icache.vhd：（102，32）：显式类型转换之间允许只类型密切相关。