需要帮助电平转换器

R

richloo

Guest
ü guyz解释如下图所示的电路的操作。特别是交叉配对PMOS。提前感谢！
 
行动很简单。案例一====有一个低电压逆变器的输入为零时，有1 - 0逆变器的输出 - 在右侧NMOS器件的漏极高VDD的1 - 漏左侧的NMOS高VDD的设备（因为在PMOS看到0进行的VDD），则输出有输出的情况下造成一个“0”倒二=====当有1输入低电压的逆变器，有高VDD的1 1在门左侧的NMOS高VDD 0 - 在左侧的NMOS的漏 - 在逆变器在高VDD输出的，我希望这是明确.....我在两种情况下的附加图片
 
感谢Vamsi，良好的交代。不过，我觉得在设计难度，尤其是交叉配对PMOS和NMOS低压变频器的输出输入。任何人都可以在设计这条赛道上的高速电平转换器基地的瞬态方面有何评论？提前感谢！
 
PMOS管的W / L应小和NMOS管的W / L要大。如果你想deisgn高速电平移位，PMOS和NMOS的长度要小。 PMOS管的W / L的NMOS的W / L的比例依赖于低电压和高电压的电压差。您可以使用的SPICE的优化功能来设计。
 
[报价= bear7679] PMOS管的W / L应小和NMOS管的W / L要大。如果你想deisgn高速电平移位，PMOS和NMOS的长度要小。 PMOS管的W / L的NMOS的W / L的比例依赖于低电压和高电压的电压差。您可以使用的SPICE的优化功能设计[/QUOTE]感谢熊，我知道，大NMOS是从低电压驱动的输入速度更快。 PMOS功能怎么样交叉配对？作为U提到，NMOS和PMOS的比例是依赖于电压等级。是U告诉我，我需要调整的O / P（O / P逆变器之前）的DC VccHi一半？关于
 
配对的PMOS这里是用来防止从HIVDD当前到GND时为它的PMOS和NMOS simultaaneouslly导致大型电力dessipation。因此，设计一个电平转换时，你应该确保在低压变频器ON的输出一旦NMOS，上层的PMOS whould被立即关闭。由于LVDD LOV的电压时，W / L的NMOS要大，而PMOS管的W / L的应small.When设计，应该首先运行直流模拟，然后运行陈德良模拟。
 
其实，我设计的鲁棒性（PVT）和一个可重复使用的块。谢谢，我已达到规范aken_lu的使用方法。不过，我发现有对称的性能，即上升时间，下降时间，delayrise，delayfall期间的PVT变化的困难，因为它是单端。任何人都可以对此有何评论？预先感谢。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top