需要帮助：时钟门控

[horzonbluz]

我设计的时钟门控电路了。
但是
， 我还是第一次。
请问有人能帮我吗？给我一些建议？
预先感谢。

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="悲哀的" border="0" />

 

[Guest]

我们需要更多的数据。

1。是什么时钟参数（周期，高时低时，逻辑系列）？

2。你能生成时钟
， 还是从现有的电路来？

3。什么类型的门
， 你需要（与边缘或不同步）？

4。是在一定时间或一定数目的时钟周期的门？

 

[̩]

此外，时钟门控也许并不是在所有的解决方案，取决于你想做的事情。举例来说，往往有一个“负载启用数字登记册”是比控时钟。在“时钟使能”，往往是一个简单的多路复用器可以加载它与它登记的旧内容或新的价值。

请注意
， 控时钟总是有点棘手的业务，使容易故障。您应该提请包括电路延误脉搏图，并实实在在地看到所有的情况下
， 通过一个路径可能会快于其他（它们通常，在一个非常难以预测的方式：是组成部分的变化，负载的不同，温度变化，并意识到甚至风向，平原坏运气和其他或多或少未知因素
， 星期一上午）

 

[RTL2GDSII]

时钟门控可用于减少电力消耗的ASIC。
有没有任何有关此问题的文件？

 

[Guest]

[No message]

 

[simon2kk]

据我所知
， 我们可以用“加载启用”控制
， 而不是一种时钟门控。
我不知道这两种技术使用相同的功耗。
任何人有这方面的经验？

 

[horzonbluz]

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="悲哀的" border="0" />您好，特德。
什么是“负载使”？
在我的芯片，频率约为300MHz的。
我设计了一门控时钟电路。但是
， 它不能满足规范
， 但它没有故障。方法是：我使用的是D触发器的锁存使能信号和延迟系统时钟生成
， 同时本地时钟sianal。然后用非门产生门控时钟信号。在D触发器锁存使能在下一个积极的时钟边缘阴性持续时钟边沿和输出信号的变化。

 

[̩]

“加载启用”本质上是一个多路的或者提供的D输入一个新值或“循环使用”旧的。我没有任何的物理实施直接测量功率consumptiion的数字，但它显然比实际消耗的时钟门控力量，因为时钟线负载
， 如果没有别的。在它的FPGA通常是这样做准控制容易和安全的方式，而在“真正”的专用集成电路
， 可能过于耗电。

我看到时钟门控对一些文件，其中一个例子是http://www.aiec.com/Publications/snug2000.pdf

我只是有限的硬ASIC的经验，我的大部分工作已在FPGA上了。我从来没有实施时钟门控芯片上的电路。因此，我说是建基于系统级的经验。

Btw。该规范并不满足您的设计？我试图找出你的电路是如何工作的，但我不喜欢它的各个方面的情侣没有：第一，是使已经与时钟同步的，还是你的风险亚稳态混乱的状态发生改变
， 如果正好在/靠近时钟边沿？其次，是时钟延迟不够好，这样的东西往往是不可预测的？

泰德