非线性聚- 2电阻0.35微米的CMOS可见（前卫台积电）

[shakeel_qureshi]

process.

我们最近做了一些设计 0.35微米的CMOS可见（前卫台积电）
的过程。

with 10-100x variations from the design values.

在 聚- 2电阻出来非常不符合
10 线
，100倍
， 从设计值的变化。

for this wafer run.

我们使用这种晶片运行 ICartis。我们怀疑
， 我们在为所ICartis intructed设计套件
， 在聚转变- 2 50ohm/sq电阻2kohm/sq。不知道，如果这可能是问题或仅仅是运行很糟糕。虽然，可见（先锋）并测试自己的测试电阻的好来。

有没有人见过这样的事情之前。

谢谢，
沙基尔

 

[Guest]

[No message]