高阶Σ-Δ（用于DAC）或EFΣ-Δ

[electronrancher]

这个主题是错误反馈六西格玛三角洲，这是一个非常令人印象深刻的拓扑结构，但我不能得到一个工作！ http://web.engr.oregonstate.edu/〜kpeter / int_conv.html 他的理论是，如果你有一个L阶Σ-Δ循环，误差反馈结构是稳定的时候，加法器链为L 1位宽。我觉得这是不是这样的。为了使用任何Σ-Δ（我试过2，3和4阶）这是很容易爆炸的循环。事实上，许多输入错误反馈配置并不稳定 - 我想知道是否有人已经成功地实施无论是4阶数字环路或任何顺序错误反馈循环。我的传递函数如下（我会简称Z - 3的含义Z ^ -3）第二顺序为：H（Z）= 2 * Z - 1 - Z - 2三阶：H（Z）= 3 * Z - 1 - 3 * Z - 2 + Z - 3四阶：H（Z）= 4 * Z - 1 - 6 * Z - 2 + 4 * Z - 3 - Z - 4漂亮strightforward - 任何人曾在这些主题？

 

[borodenkov]

首先，我没有错误反馈SD DAC工作首先，我设计只SD ADC这是另一个故事...不过，我看这个文件 - 的想法似乎很简单。您正在使用LTH为了让EF循环的区别。作者还使用4阶的例子＃1的区别。对于哪些输入弄来不稳定的配置？另一个问题是 - 你是怎么模拟它（Shreier对Matlab或平稳别的包？）畅谈你的模拟多 - 也许我就可以给你一些建议...

 

[farrokhiyan]

嗨，我也用VHDL设计了一个2阶EF结构。我读过彼得先生的理论，我同意你的看法。我不知道呢。结构加法器显示溢出，但我没有任何关于稳定的想法。我为我的正确的设计疑问。