）”Backannotating

[Chethan]

大家好，

我如何做的backannotation。LIB文件以验证是否所有的时间弧存在于我的。LIB文件
， 也是价值观是一致的。我有。LIB文件和的VHDL / Verilog模型。任何文件
， 就同一将会大有帮助。

感谢和问候
Chethan

 

[joe2moon]

1）只要读取。到工具lib文件，这些时间的信息将被正确应用。

2）背注释
， 通常是指适用定时信息（SDF文件）回到了设计。
（自卫队：标准延迟格式）

 

[Guest]

[No message]

 

[Guest]

同意joe2moon
首先
， 你应该负载。lib文件的工具使用
其次看两个门级网表和时间信息（自卫队）
然后
， 你会成功的时间backannotating。