V
vipulsinha
Guest
大家好，我寻找任何材料/讲义，它描述了最有效的方法代码的密克罗尼西亚。霍夫曼的方法一样，2 / 3的处理方法和为每个方法的RTL。谢谢Vipul保持
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
V
vivek_p
Guest
一个炎热的状态编码
K
k12345k12345
Guest
看看下面....小时。病人：/ / www.asic-world.com/tidbits/verilog_fsm.html有一个小时的情侣论文。病人：/ / www.sunburst-design.com/papers/ [大小= 2] [颜色=＃999999] 1分钟后新增：[/彩色] [/尺寸]还可以在此之前... 。小时旅客：/ / www.engr.sjsu.edu / crabill / vlogfsm.pdf
M
mux_master
Guest
而且，这里是另一个例子如何在Verilog的[网址= http://hdlsnippets.com/verilog_state_machine] Verilog的状态机[/网址]状态机
U
user_asic
Guest
怎么样编码主场迎战if - else语句呢？
M
mux_master
Guest
这个线程中的所有例子都使用了下一状态逻辑case语句。我会说这是首选方法，因为它的代码将这个逻辑合成平行逻辑。一个国家如果在未来其他的逻辑结构描述一个优先的结构。
A
amraldo
Guest
参照引物合成的一系列Bhasakr书面VHDL和Verilog的书籍。 - AMR的阿里
U
user_asic
Guest
AFAIK，当使用case语句，最后的结果是所有的案件都做了很多大多工器切换。使用if - else的消除，是因为你没有建立一个大型混流。有人可以证实？
A
amraldo
Guest
AFAIK，if - else的如果是相当于case语句逻辑明智的。这取决于如何将人工合成的合成器。 - AMR的阿里
U
user_asic
Guest
但我认为，根本的区别是它是合成复用器的大小。
A
amraldo
Guest
是的，可能。这是非常合成相关。顺便说一句，这也取决于你的编码风格。由于一些编码风格可能会增加一些额外的记忆（插销，或FF的） - AMR的阿里