Jul 17, 2011 #1 B Budda Guest 那么IM开发板，收集数据和随地吐痰，连续出一个ADC。有人曾建议给我，我应该使用一个FPGA时钟串行数据通过一个SCLK和数据，然后缓冲区和平均数据使用一个滚动的过滤器，然后吐了平均数据，数据和地址总线微观主体。如果你理解了上面的是采用FPGA可能像这样吗？若有一个地球我开始，我有点明白了FPGA是和它是如何工作的，但可以找到任何地方，这将帮助我翻译。试图xilinx.com，但大多是乱码我LOL干杯
那么IM开发板，收集数据和随地吐痰，连续出一个ADC。有人曾建议给我，我应该使用一个FPGA时钟串行数据通过一个SCLK和数据，然后缓冲区和平均数据使用一个滚动的过滤器，然后吐了平均数据，数据和地址总线微观主体。如果你理解了上面的是采用FPGA可能像这样吗？若有一个地球我开始，我有点明白了FPGA是和它是如何工作的，但可以找到任何地方，这将帮助我翻译。试图xilinx.com，但大多是乱码我LOL干杯
Jul 17, 2011 #2 K k4iNz0w Guest 你有一个很长的路要走：）有良好的FPGA教程和有高密度脂蛋白胆固醇指南。例如，看下面的链接： http://www.fpga4fun.com http://www.doe.carleton.ca/〜jknight 呻/ www.aldec.com/Downloads/ http://www.doulos.com/knowhow/
你有一个很长的路要走：）有良好的FPGA教程和有高密度脂蛋白胆固醇指南。例如，看下面的链接： http://www.fpga4fun.com http://www.doe.carleton.ca/〜jknight 呻/ www.aldec.com/Downloads/ http://www.doulos.com/knowhow/
Jul 17, 2011 #3 L lucbra Guest PLD（FPGA或CPLD）的需要，取决于一些参数恕我直言。速度，数据总线宽度，前处理的需要等方面也具有串行输出（主要用于在音频范围内）的ADC。如果你有一个高速ADC（100MSPS），你将有一个很多的问题，从该ADC数据微处理器或μC。 DSP相似者有更好的能力来处理这些数据流。如果你想在您的DSP /微处理器前面的数字滤波器，串行输出，目前只有一个选项FPGA + SERDES（是否集成）。 A，X和L在这方面的产品。 （的Stratix，Virtex2，XPGA）。 ADC的一些只能够提交的数据在差分模式（全速率）（LVDS，ECL）。再次，那么您将需要使胶水预处理过程。希望这会有所帮助
PLD（FPGA或CPLD）的需要，取决于一些参数恕我直言。速度，数据总线宽度，前处理的需要等方面也具有串行输出（主要用于在音频范围内）的ADC。如果你有一个高速ADC（100MSPS），你将有一个很多的问题，从该ADC数据微处理器或μC。 DSP相似者有更好的能力来处理这些数据流。如果你想在您的DSP /微处理器前面的数字滤波器，串行输出，目前只有一个选项FPGA + SERDES（是否集成）。 A，X和L在这方面的产品。 （的Stratix，Virtex2，XPGA）。 ADC的一些只能够提交的数据在差分模式（全速率）（LVDS，ECL）。再次，那么您将需要使胶水预处理过程。希望这会有所帮助
