ASIC模拟VS FPGA

[no_mad]

嗨，我与我的同事这种说法。这个论点是，如果任何人对FPGA板设计验证，它必须验证与SDF文件ASIC仿真工具了。这是为了确认设计将工作没有任何错误或故障时，带出后面。据我的同事，如果设计是基于FPGA船上工作。因此，它肯定会在ASIC。但我的说法是怎么样的延迟和毛刺。因为，这两个（ASIC ñ FPGA）具有不同的架构。大家都知道，FPGA和ASIC是解放军是门。据我所知，FPGA是一个很好的方法来验证和确认你的算法。请分享您的意见，高度赞赏。在此先感谢，- no_mad

 

[stevepre]

您的同事大多是正确的，但当然，你需要确保的时间约束必须是好的，verfied。毛刺和延误？延迟可能会卷入时序分析（STA）。毛刺？毛刺是无处不在每一个设计。而且有两个FPGA和ASIC毛刺。但只要它的同步设计，它满足了时间，它会奏效。

 

[ami]

嗨，我最近录制出芯片FPGA验证板及模拟（RTL和门级）都，这里是我的一些经验：1。通过验证的FPGA板代码，您可能会确保你的芯片功能良好。有一些功能需要一个很长的时间由RTL模拟检查，FPGA是唯一的选择。 2。除了使用FPGA - 直接 - > ASIC tecnology，验证门/与SDF文件的时间是必须的。这里的问题不是功能，而是时机。 3。我觉得，任何认真检查RTL仿真代码--->运行在FPGA板以及+ + +自卫队定时检查确定---> ASIC芯片功能确定。 rgrds，

 

[bajahaya]

嗨，这是没有必要的芯片应该funtionaly工作ASIC以及如果是在FPGA设计验证。原因：FPGA布线驱动路由约束，这意味着它有它的结构，只有我们已经短路的互连，使每个CLB被连接。相比之下ASIC具有不同的充路由拓扑。 FPGA映射是为各自architecuture，它可以使用更多的领域，因此更多的延迟，以及反过来ASIC可能有少面积和更少的延迟，因此数据可能被提早到来了。在ASIC我们对时间的要求和提供良好的控制工具今天在opmitization，这是在FPGA.So那里我们可以保证，如果在FPGA验证的设计工作将在ASIC相同的相当聪明。我们要始终走在设计STA和电线Paristic提取流程了解真实dealy，同时也保证了逻辑/在验证功能。问候，ALI

 

[SkyHigh]

no_mad，FPGA是一种快速原型结构。您可以使用它来验证你的RTL设计功能的工程。经验法则：永远正确的东西在上面，然后回落到谷底。从ASIC的观点来看，你必须通过后，后期合成，然后再进行布局规划STA。经验：你可以通过在合成后STA，但你可能无法通过与日本自卫队的布局后仿真。有什么区别：ASIC设计是一门艺术。 FPGA设计是一个玩具。如果你能做到的ASIC，你可以做的FPGA。但并不是反之亦然。