ASIC的一些问题

[microww]

1 。任何人都不能告诉我differenences约代码为FPGA和ASIC的？
2 。我如何可以指定的I /
O 垫，在直流或Verilog代码？

 

[dayma]

之间的区别的FPGA和ASIC是非常大的，两个人做
， 但执行集成电路的成本/容量的ASIC的FPGA是较可行的只能是低批量生产。至于techonological差异， ASIC的性能远远超过FPGA的速度和密度明智。ASIC的可定制的FPGA更有效率地。

为I /
O单元 tyou实例他们从DC或您定制设计doind然后可以给他们打电话的细胞库

 

[microww]

谢谢您！
现在我也有同样的问题：
1.at的ASIC ，如何气温与内部数据总线，与多路转换器或三态总线？
2 。 ，如何设置相应的变量直流限制终止“转让”
的 定义后
， 在特区的netlist

 

[linuxluo]

嗨，
1 。使用多路复用器，三状态很难静态时序和可测试性设计
2 。verilogout_no_tri =真实
set_fix_multiple_port_nets -馈入

 

[ķ]

一般性的区别是，
1 ） TimeToMarket的ASIC设计更。
2 ）我们可以实现较少的I /
O 延迟
， ASIC的。
3 ） FPGA实现了产品上市的时间更少。
4 ）有固定的FPGA的I /
O 延迟。

谢谢，
姆雷迪

 

[gold_kiss]

我要强调您的IO焊盘怀疑你的。

我可以看到的技术（代工）的乌拉圭回合的设计是针对你得到的Verilog模型文件4每个垫在该技术。

现在西隧你是
， 你选择垫按乌拉圭回合需要和地点相当于垫例如转介pads.v文件所给予的代工。

现在
， 您还可以运行模拟和所有的东西。当涉及到合成ü barerly需要更换的Verilog细胞的。 db文件细胞。

综合然后。

希望ü了西隧我想说...
Gold_kiss

 

[Arthurzss]

使用图书馆拨款的Verilog代码的ASIC设计。
利用FPGA的工具来分配拨款为FPGA 。

 

[claint]

您可以添加的IO或细胞库的供应商
， 以您的网表

 

[Guest]

[No message]

 

[kelvin_sg]

microww写道：

1 。任何人都不能告诉我differenences约代码为FPGA和ASIC的？

2 。
我如何可以指定的I / O垫，在直流或Verilog代码？

 

[Andre3000]

在ASIC您有3个不同的发展办法：
自定义：那就是你有一种completly控制在您的设计。它非常昂贵
， 而且需要一个大的发展类型。
Semicustom ：在这里你必须考虑索莫especificatoon从生产者。
可编程：你必须采取什么样的考虑芯片
， 您是编程，在这里您可以使用的FPGA 。

 

[tom123]

1 ）不存在重大差异的代码为FPGA和ASIC的代码。

但为FPGA ，如果你写的代码据FPGA架构
的
要求，合成结果会更好。

2 ）在特区，我们一般的手实例港口及机场发展策略的时间要求

和电流驱动的要求。

最好的问候
microww写道：

1 。任何人都不能告诉我differenences约代码为FPGA和ASIC的？

2 。
我如何可以指定的I / O垫，在直流或Verilog代码？