DFT对PLL细胞CLOCKGEN / i_pll_analog问题是未知

[horzonbluz]

当我运行DFT对芯片级，有一个警告：细胞CLOCKGEN / i_pll_analog是未知的（黑匣子），因为输出引脚AVDD的功能是错误或不完整的。 （TEST - 451）我已经检查了PLL库，所有的PLL引脚没有功能DEFINITY。例如：细胞（T018PLLGS）{面积：150423; dont_touch：真实; dont_use：真实; map_only：真实;引脚（AVDD）{方向：INOUT;电容：0.01;}脚（AVSS）{方向：INOUT;电容：0.01 ;}脚（XIN）{方向：输入电容：0.01;}方向：输入引脚（RESET）{;电容：0.01;}什么导致这种减弱，当我运行DFT刚果（金）检查？

 

[sunilbudumuru]

您好好友，U可以igonre在这种情况下，此消息。看起来这是一个模拟PLL（模拟电路）。 ü可以黑盒或工具将这样做。去未来进一步。苏尼尔Budumuru

 

[horzonbluz]

当我运行DFT对芯片级，有一个警告：细胞CLOCKGEN / i_pll_analog是未知的（黑匣子），因为输出引脚AVDD的功能是错误或不完整的。 （TEST - 451）我已经检查了PLL库，所有的PLL引脚没有功能DEFINITY。例如：细胞（T018PLLGS）{面积：150423; dont_touch：真实; dont_use：真实; map_only：真实;引脚（AVDD）{方向：INOUT;电容：0.01;}脚（AVSS）{方向：INOUT;电容：0.01 ;}脚（XIN）{方向：输入电容：0.01;}方向：输入引脚（RESET）{;电容：0.01;}什么导致这种减弱，当我运行DFT刚果（金）检查？

 

[sunilbudumuru]

您好好友，U可以igonre在这种情况下，此消息。看起来这是一个模拟PLL（模拟电路）。 ü可以黑盒或工具将这样做。去未来进一步。苏尼尔Budumuru