fwrite的Verilog ....

L

lakshminarayanan

Guest
而使用的Verilog和fwrite .......下文所述.... $使用fwrite（文件，“为a =％d个@ =％d个”，一，地址），如果a的值是负的，我认识你的文件中的数据作为.........为了如.. ..-为65535，但我一为-1需要打印在文件中做任何人知道，书写的数据，这样我colud写在我的档案为-1负值其他格式.....
 
[报价= lakshminarayanan]，而使用的Verilog和fwrite .......下文所述.... $使用fwrite（文件，“为a =％d个@ =％d个”，一，地址），如果a的值是负的，我认识你的文件中的数据作为.........为了如.. ..-为65535，但我一为-1需要打印在文件中做任何人知道，书写的数据，这样我colud负值为-1写在我的其他格式的文件.....[/行情]使用％d应打印-1，例如下面的代码工作正常VCS中：[代码]模块使用fwrite（）;最初开始：B1的整数文件，文件= $的FOPEN（“a.txt”，“宽”）; $ fwrite （文件，“MIN_1是％d PLUS_1为％d”，-1，1）; $完成;结束endmodule [/代码]输出为：[代码] MIN_1 -1 PLUS_1是1 [/代码]心连心Ajeetha，合营公司[网址] www.noveldv.com [/网址] [/代码]
 
结帐这个！ [代码]模块测试;整数文件;章签署[15:0]一，地址;最初开始= -1;地址= 100;文件= $的FOPEN（“测试”）; $使用fwrite（文件，“一=％ ð @ =％d个“，一，地址）;结束endmodule / /测试[/代码]
 
我想如果您已声明变量'一'作为寄存器的数据类型，有一种可能性，它可能不会出现负值，因为它可能会被默认为无符号。 Plz检查与fwrite声明'一'作为一个整数宣布，看看是否会发生同样的问题。另外，请提供一份关于这种反馈。
 
问题是由nand_gates给予固定的建议........我在Win XP使用ModelSim仿真器................
 
当我尝试使用上面的代码，模拟Isim，输出只有一个字符，而不是“MIN_1是-1 PLUS_1是1”，输出就是米任何人都可以告诉我如何解决呢？是不是因为我做了错误的模拟？谢谢
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top