RTL和行为的准则

[ankit12345]

我需要的RTL和行为准则............ Verilog的结构的Verilog什么不允许在RTL？？？？为什么？？我可以使用在RTL此外，“+”???????

 

[arp]

看到与Verilog的任何书籍，他们提到有的像叉子的Verilog编程和加入行为不属于在RTL使用。是的，你可以使用在RTL +有关转换到门级，转换器工具将用于乌尔例如代码的最佳逻辑如果u想要增添几分到二位数的工具，使用简单的加法器。

 

[subramanyam]

通过该网站，[网址] http://www.inno-logic.com/education-verilog-synthesis-dft.htm [/网址] subbu。

 

[rakesh_aadhimoolam]

你好

 

[elec_student]

嗨，良好的编码指引

 

[aji_vlsi]

[报价= ankit12345]我需要的RTL和行为准则............ Verilog的结构的Verilog什么不允许在RTL？？？？为什么？？我可以使用除了在RTL ???????[/行情]“+”有可综合的Verilog逸岸的一个子集在一个IEEE标准。我高度推荐的设计，如勒达/望远镜检查来检测在相（比去，直到合成和发现出来）认为Ajeetha，CVC的[网址] www.noveldv.com [/网址]蔗糖问题的早期

 

[shiv_emf]

掉毛由Cadence提供的工具.. “哈尔”是检查synthesiable代码的命令...它列举了各方面的各种错误..很好的工具编写synthesiable代码..

 

[matthew_wang]

RTL和行为编码是由不同的设计观点。后者为焦点，它不涉及内部细节上的模块。

 

[amitgvlsijune06]

RTL级：1。基本上合成2。对寄存器传输级设计的基础架构中并行流水线和帮助。 3。简单来说只使用合成的Verilog结构/ VHDL语言行为层次：1。既可以是合成/ nonsynthesizable 2。不一定是基于寄存器的交易3。主要用于测试台专门用于模拟的目的自检测试平台。

 

[darylz]

[网址] http://www.cs.ualberta.ca/〜amaral/courses/329/labs/VHDL_Guideline.html [/网址] [网址] http://www.eda.org/rassp/vhdl/guidelines/ guidelines.html的[/网址] [网址] http://doi.ieeecomputersociety.org/10.1109/DAC.1996.149 [/网址]

 

[bigrice911]

nLint是不是对你不好的工具。

 

[sakshi gupta]

任何人都可以请您介绍一下劳动教养的检查清单，应该由正规的发动机检查吗？

 

[pramodm]

看看这个

 

[ljxpjpjljx]

此外，一些不支持的编码风格是在合成！