Synopsys的。 2007.03 - SP *

[shahal]

家伙任何人有任何经验与Synopsys DC 2007.03 - SP *？任何一个有任何时，他们没有假设进行优化，不断优化的寄存器的经验？我已经对这个听证会通过的garpe藤，是想知道关于本声明的有效性。谢谢

 

[avimit]

怪异的是不是：）。我会尝试一下，让你知道。你有一个地方你已经看到这样的情况下吗？ KR，AVI http://www.vlsiip.com

 

[shahal]

只要听到传闻，所以试图以验证它。刚下车后与Synopsys的会议，他们否认。

 

[rakko]

我真的不觉得像这样由Synopsys公司的QA团队会得到简单的东西。尽管如此，这是正常的一个综合工具优化寄存器。出现这种情况，特别是在管材的设计，只要设计的功能保持不变。此外，它有可能为工具保存寄存器的设计结合起来，并且在不同的时间阶段重新。当然，显而易见的，如联合国连接输出和多驱动线.......我个人认为这是岩浆的人散布谣言。

 

[shahal]

是的，我觉得它的谣言也。我与一些其他来源的检查，没有人听说过它。对不起，如果我感到震惊的人..

 

[avimit]

亲爱的rakko，如果它是那么肯定，Synopsys公司的质量保证不会让他走，那么为什么Synopsys公司将建议设计编译器所产生的网表的形式验证“？形式上的整体思路是，以赶上在DC中的错误。 KR，AVI http://www.vlsiip.com

 

[rakko]

我认为，公允价值的目的是检查网表aginst YOUT RTL代码。它使用的是设计简单，动态验证是用来捕获后合成错误。这些天的网表过于复杂，运行所有网表的核查套房速度太慢，不实用了。所以，一个方法，以确保网表是一样的RTL验证的RTL使用您所有的验证测试和使用公允价值，以确保网表是相同的RTL。所以，我认为目的是防范，如意外删除固定网表的几行，而由专人定时侵犯设计师推出的失误。不要误会，我不是说Synopsys公司是完美的，但不认为他们错过了很简单的东西。

 

[arunragavan]

是的，你是真实的。我看到07.03一些deepchip后DC seq序列中的错误很多。光电。

 

[armardu]

当然，显而易见的，如联合国连接输出和多驱动线.......我个人认为这是岩浆的人散布谣言。