Synopsys的直流图书馆问题

[sampham04]

您好，在Synopsys的DC，我试图分析和阐述我这样的两个文件：分析- F的Verilog lib/GSCLib_3.0.v分析- F的Verilog src-Trojan-free/uart_scan.v精心UART，但我得到以下警告：资料：建筑设计“udp_mux2”。 （HDL - 193）警告：无法找到设计的udp_mux2“库”工作“。 （LBR - 1）信息：建筑设计'udp_dff“。 （HDL - 193）警告：无法找到“库”工作设计“udp_dff”。 （LBR - 1）的警告：“UART”设计'3'无法解析的引用。如需详细资讯，请使用“链接”命令。 （UID - 341）我知道udp_mux2和udp_dff lib/GSCLib_3.0.v原语，所以我不明白为什么他们无法找到。我应该分析不同的文件吗？这是一个警告，我可以不理会？谢谢！

 

[kornukhin]

图书馆原语（AND，OR，NOT，事实上的... ...）应在自由（LIB）格式。我想你需要： - 设置link_library GSCLib_3.0.lib - 不分析GSCLib_3.0.v

 

[sampham04]

我已经分析的GSCLib_3.0.v文件的原因是因为uart_scan.v文件，我是在Cadence合成。 Cadence的使用是在GSCLib_3.0.v文件中的所有库基元。使用这个文件的正常（与，或，不，DFF）在uart_scan.v文件中使用的原语可以发现UDP的，我前面提到的除外。

 

[kornukhin]

RTL编译器（来自Cadence）也需要。lib文件合成。

 

[sampham04]

对，我觉得无论谁在Cadence合成的电路中使用的。lib文件，但我现在尝试使用Cadence的合成与我的Synopsys工具的代码，因为我不熟悉与Cadence。人提供Verilog代码库，使Cadence的使用模块定义。我只是遇到了麻烦，用户定义，设计编译器是在寻找到库中的原语。有定义的模块，定义所有使用AND和口服补液盐，并通过分析lib/GSCLib_3.0.v文件这些定义可以在设计编译器的uart_scan.v文件。出于某种原因，在GSCLib_3.0.v不同的模块，用户定义原语没有被添加到库的设计，使他们能够被发现，同时制定uart_scan.v。

 

[kornukhin]

我理解你的问题，但DC需要时间和功能信息。LIB。即使你不小心发现udp_mux2/udp_dff Verilog源代码，你不能合成你的模块或​​进行时序分析或采用直流功率分析。 Verilog文件中不包含所有必要的信息。尝试Cadence的安装目录内找到GSCLib.lib。

 

[wsong0210]

确保你的搜索路径*意味着你必须分析所有的设计库

 

[sampham04]

所以，如果我找到的。lib文件的时间和功率分析信息，然后我只是包括进库，也将努力吗？我只是分析它，把它列入到图书馆或我需要使用另一个命令？我有一个。sdf文件，定时信息，但我认为，link_library将只。db文件。

 

[kornukhin]

要创建数据库文件，你需要：1。打开直流2。 read_lib gsclib.lib 3。 write_lib gsclib - O gsclib.db要使用它设置target_library gsclib.db设置link_library {* gsclib.db}