Synopsys综合后仿真使用ModelSim

[FNK]

知道怎样做呢？

 

[niko_zhang]

Verilog的（网表）+自卫队

 

[mdlin]

vsim - sdfmin xxx.sdf vsim - sdfmax xxx.sdf

 

[gnomix]

#******************************************对于Modeltech模拟器＃。 #******************************************＃的VHDL vlib工作（创建工作库）vlib目标（创造技术库）威科姆tech.vhd，工作目标（编译技术库）VCOM人工明确netlist.vhd（编译Synopsys的VHDL输出）VCOM人工明确test_benches.vhd（编译你的测试台）vsim - T的聚苯乙烯 - sdfmin / UUT的= netilst.sdf test_benches（vsim与时间= ps时序分（sdfmin / sdftyp / sdfmax）反向编序文件= netlist.sdf（文件通过使用命令write_sdf（我不知道））test_benches架构的名字=新思所著你的测试台）＃Verilog的影音网，明确netlist.v影音网，明确test_fixture.v vsim -吨的PS - sdfmin / UUT的= netilst.sdf test_fixture

 

[FNK]

我得到了这个从赛灵思网站一些很好的文档。希望这会有所帮助。现在我已经做过这种模拟式...感谢。

 

[FNK]

基金会利用与Xilinx的ModelSim系列软件模型技术

 

[FNK]

这是最好的。它说明如何编译Simprim库使用与Xilinx的ModelSim软件联盟。

 

[snakebites]

如果您使用Xilinx的核心，那么核心库也需要。

 

[aadfar]

它是VHDL和Verilog之间没有diffrences？

 

[elektrom]

谁知道确切的不同在- sdfmin，- sdftyp＆-在ModelSim sdfmax？

 

[elektrom]

[报价= EDA_Master]天南星[/报价]对不起，我愚蠢的问题？ ：谁是天南星ð？嗨天南星，你知道之间sdfmin，sdftyp和sdfmax有什么不同？

 

[flatulent]

天南星是短暂的感谢你

 

[philewar]

[报价= elektrom] [报价= EDA_Master]天南星[/报价]对不起，我愚蠢的问题？ ：谁是天南星ð？嗨天南星，你知道之间sdfmin，sdftyp和sdfmax不同[/报价]嗨，自卫队将延迟到您的设计注释和延迟可根据三个条件，即最小描述：典型值：最大。通常情况下，分指最坏的情况最好的情况下，最大而最小和最大之间的典型情况。 - sdfXXX是一个开关来选择标注的耽搁。如何计算延迟你的库依赖。我建议你挖SDF格式和定时的图书馆等。lib或某种更深。铜铝复合。请纠正我，如果我错过了什么。 THX的。

 

[elektrom]

THX的：Ø