May 11, 2011 #1 S sharkies Guest 我写的Verilog - A型为二进制到温度计解码器。不Verilog的！对于一个像我这样的初学者，这是非常艰难的...我想我不断收到所有的Verilog语言的Verilog - AMS困惑，Verilog - A的语法：哭：编译错误无处不在，真是令人沮丧我要一个3bit的投入，并需要输出一个8位...我写的代码才是最重要的温度计输出信号的总数，需要很高有人可以帮忙啊我..
我写的Verilog - A型为二进制到温度计解码器。不Verilog的！对于一个像我这样的初学者，这是非常艰难的...我想我不断收到所有的Verilog语言的Verilog - AMS困惑，Verilog - A的语法：哭：编译错误无处不在，真是令人沮丧我要一个3bit的投入，并需要输出一个8位...我写的代码才是最重要的温度计输出信号的总数，需要很高有人可以帮忙啊我..
May 11, 2011 #2 J JoannesPaulus Guest 你可以轻易做到的生成结构在模拟块。您首先需要将您的二进制输入（例如在[2:0]）为整数（例如总和），然后使用，如下面的代码段for循环。 [代码]模拟开始总和= 0;生成I（0,2）的总和=总和+（（五（在[我]）> VT）的1点？）*战俘（2，我），而（我= 0;我
你可以轻易做到的生成结构在模拟块。您首先需要将您的二进制输入（例如在[2:0]）为整数（例如总和），然后使用，如下面的代码段for循环。 [代码]模拟开始总和= 0;生成I（0,2）的总和=总和+（（五（在[我]）> VT）的1点？）*战俘（2，我），而（我= 0;我
