U
unluerdincer
Guest
嗨,我是用Verilog - A来产生一个三端(3个节点)的节奏切换。我的Verilog - A的文件生成正确的IV特性,我期望的,但是当我试着模拟扇出一个设备(),我意识到,Cadence公司没有抓住定义闸门Verilog - A的电容值。为了捕获之间的FO4和FO16延迟不同,我需要添加节点电容到我的Verilog - A型。我曾尝试它定义为一个参数,但不能让他在节奏。你对我怎么能定义我的Verilog栅极电容,这样可以捕捉到Cadence的扇出什么建议吗?谢谢