VHDL代码接受1输入,并给出了2种不同的输出

A

aahmadd

Guest
嗨,我试图写在VHDL代码,接受1输入,其他(CLK和RST),并给出了2种不同的输出。例如,输入11输出/ 0110,以B / 0011。因此,如果第一个输出是0110,那么第二个输出将0011和保持这样的,从来没有2相同的连续输出,如电路运行。请帮助我。预先感谢。
 
你描述的是一个“有限状态机”:[报价]一个有限状态机(FSM)的一般模型的组合逻辑和顺序组件,如状态寄存器,它记录的电路状态由更新同步时钟信号的上升沿。输出函数计算的各种输出[/QUOTE]根据不同的状态,这听起来像你需要一个很好的VHDL文本引用。用VHDL设计 - 伟大的书,价格合理[/URL],如果你做一个状态机的VHDL的搜索,您会看到大量的教程和例子。 [URL = http://web.engr.oregonstate.edu/〜traylor/ece474/new_vhdl_pdfs/state_machines_in_vhdl.pdf]密克罗尼西亚教程[/URL]很好的例子,应该让你在正确的方向前进。
 

Welcome to EDABoard.com

Sponsor

Back
Top