”[REQ] -经验与FPGA在建的SerDes

[Guest]

<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="震惊" border="0" />在印刷电路板或/和电缆
Altera公司和Xilinx公司

蒂亚

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="很高兴" border="0" />

 

[juripero]

你想知道吗？信号完整性？PCB设计指南？

 

[Guest]

嗨，

thx的快速重播

我想知道
， 从人的经验与FPGA的SerDes功能：
1。PCB的长度
， 他们成功的驱动器（ 频率）
2。电缆长度
， 他们成功的驱动器（ 频率）
3。问题是他们的经验

最好的问候
科比克

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="眨眼" border="0" />

 

[juripero]

我一直在试验从@ ltera和Xilinx串行器，也有其它一些ASSP供应商。一般来说，所有这些的SERDES旨在推动40 inchs的FR4底板，他们都满足这一规范。

在高性能轿方面，我认为ASSP的供应商通常有更好的部分，例如Broadcom公司具有很强的SERDES产品。

SERDES的性能@ ltera和Xilinx的相若，我会说。

SERDES的所有作品，1克- 3.2 Gbps的

 

[maestor]

嗨，

我被推出了天前到L夫妇（上）设备ttice的SerDes

高*吨*吨* p：/ / www.l（上）tticesemi.com/products/fpsc/ort82g5/index.cfm

他们看起来不错。这件事
， 他们所谓的“预”的重点是可以轻易修改的SerDes和正在改善的眼图的人（如在与消耗...).动力的增加一些副作用
他们从0.6到3.7千兆位串行数据速率/ s的

我没有经验的SerDes诚实
， 但万一这有助于，
关心，

- Maestor

 

[juripero]

预强调现在是一个常见的技术产品中使用的解串器。所有我见过的SERDES产品有此功能。预emphsis将提高信号的高频部分，从而使信号质量好后
， 通过一条长长的传输线传递。

一些SERDES的产品（如@ ltera胸背）也有均衡器，它是在接收端会议，这是同样的原则为预加重，还有助于清理信号。

 

[rx300]

maestor说：

嗨，我被推出了天前到L夫妇（上）设备ttice的SerDes高*吨*吨* p：/ / www.l（上）tticesemi.com/products/fpsc/ort82g5/index.cfm他们看起来不错。
这件事，他们所谓的“预”的重点是可以轻易修改的SerDes和正在改善的眼图的人（如在与消耗...).动力的增加一些副作用

他们从0.6到3.7千兆位串行数据速率/ s的我没有经验的SerDes诚实，但万一这有助于，

关心，- Maestor

 

[grigodedes]

嗨，

追溯到2003年，3.2 Gbps的都是OK，但现在怎么样？

其实
， 有没有人超过5 Gbps的最新FPGA的经历？

最好的问候

 

[Guest]

[No message]

 

[Zerox100]

我rapiodIO谈论有关的SERDES技术认为是浪费时间！

 

[grigodedes]

是什么RapidIO技术的能力？