”avimit，我需要你的帮助手续！

H

heartfree

Guest
我对一些问题的形式（与门的RTL（区网表）需要你的帮助。周围的设计是200万门数。谢谢。
1。如何使用算术发电机？
我有一些在我的RTL，如乘数：
分配ç = 1 * b;
2。我用set_svf default.svf“的剧本，但在做”匹配“，形式给我一个警告- ”警告：无法处理对象（拧）中引用的SVF台（FM - 340）“，其实比赛结束后，所有比较点匹配除了一些时钟门控单元（我已成立“verification_clock_gate_hold_mode”的话）。
当我报告，数据路径“，也有一些无可匹敌的数据通路模块（所有这些楼宇在乘数在他们的RTL像阿* b）的无与伦比的点;
我有点疑惑这些警告。你给我帮助？
谢谢

 
第一个问题：如何使用算术发电机？

有两个步骤需要遵循。
步骤1：在DC，你需要找出答案，而建筑是在优化实施。report_resources -海尔会给你的架构名单。
步骤二：形式上，启用新的算法生成器的功能设置enable_mulitplier_generation真正使用。
使用以下的变量来设置的架构中使用的抗体乘数。
设置hdlin_multiplier_architecture华莱士。华莱士是一个例子，检查回合直流报告。

如果您有多个架构的多个实例，在形式上您需要设置为set_architctureṛ：/ WORK/Design/mul_1华莱士等它...

在形式上report_architecture将报告你的架构在设计中使用。第二个问题：

关于调频- 340，您可以忽略这个警告一般。这主要是由于命名约定或直流差异普雷斯托解析器劳动教养Formlaity分析器

运气最佳..

关心，
三

 
谢谢山姆。
我的网表是一个平坦的。因此
， 作为DesignWare一直处于分裂状态。热来处理这种情况？
最好的问候，
康

 
ü是否尝试上述步骤来验证您的netslist。它shodul与拼合网表。

另一种方法来验证是2步骤。要求区enginer保存中间之前取消分组网表和验证两个步骤。第1步是RTL到Hierarchcial netlsit。步骤二是验证拼合层次网表与网表。

关心，
三

 
喜三，
下面是形式记录：
拱源实例路径
pparch的SVFṛ：/工作/*/*/ mult_403
pparch的SVFṛ：/工作/*/*/ mult_903
无N /以研究：/工作/*/*/ mult_288
我担心的是
， 为什么第三个建筑是“没有”和sourc是“N / A”字。
还有一个问题后verif，大约有80个比较点中止，形式上说
， 这些问题过于复杂。这些aborded点与大加法器，如何避免这些中止点呢？也就是说，我可以提出这些问题的形式很容易通过设置一些变量？
非常感谢

 
当没有乘数建筑应用为R：/工作/*/*/ mult_288使用hdlin_multiplier_architecture变量它没有显示。另外两个mulitplers来源SVF和这个乘数来源是没有它的N显示/答需要检查您的志愿人员基金的一代。中止点：

形式停止失败后
， 点的数量超过了核查'failing_point_limit'。默认值为20。您可以设置更大的数量。
未经核实的报道点和U点
， 流产可核查
， 以核实这些增量。

要确保以下变量设置为高
， 以核实复杂的逻辑。高集verification_effort_levelverification_timeout_limit变检查为您的设计验证和出口的时限
， 如果它exceded。写增量小脚本automaticlally核查，核查情况时
， 显示为定论。

 
我没有设置verification_effort_level高。
没有任何失败点，但80点中止。9分钟后添加：三，
检查我的default.svf，有一个mult_903和mult_403句，但不是mult_288，如下所示：
guide_multiplier设计core_top）（实例）（U_TOP_WRAPPER/U_VMCTOP/U_VIDEO/U_VID_CORE/U_VSPTOP/U_DCAC_Q_IO/U_VSPTOP_YK_KERNEL/U_QIQ_M0/mult_903拱）（pparch体（qiq_multi_DW_mult_uns_0）
我不知道什么原因。

 
中止点可以增加验证核实。尝试形式上增加验证...

我不知道为什么DC是不是你的乘数为实例的SVF写的。替代解决方案是，使用set_architecture可以传递信息到您的工具。关心，
三

 
您好heartfree，
我的问题给您。
1。什么样的形式您使用的版本
2。你的SVF注释了100％的成功？
2.5你说有没有失败的积分，所以你对核查结果没有结果？还是什么？
3。您的直流编译脚本，它读取等级的设计
， 让您的200万大芯片。如果是的话，那么你必须使用SVF文件相对应的每个分块。
我怀疑是
， 从您的信息很多SVF文件丢失。请记住
， 还有一个目录
， 直流使一起。SVF文件是有关。SVF文件。的。SVF文件refreences这个目录，你不能移动你的SVF文件是从那里产生的eaisly。因为你必须把这一目录中。这个目录的名字将s'thing像dwsvf_ *
因此
， 请确保您收集所有相应的SVF文件的所有子块/模块/设计
， 您的顶层是consis，然后将仔细的SVF注释。
如果您使用的是最新的形式
， 即2007_06_SP1，在当时的运行日志
， 将展示如何manv特别志愿行动是'拒绝'，即没有成功注解。
一旦你知道它，然后试图找到为什么这些没有注明。
希望它能帮助，
继续写作。
氪，
阿维
http://www.vlsiip.com

 
萨姆和Avi，都感谢您。我将提供尽可能多的信息供您参考。
1，版本是W - 2005.03 - SP1的为Linux。
2。形式打印出来警告时开始的比赛。该警告是：
警告：无法处理对象（s）在志愿人员基金引用台（FM - 340）。
在此之后，形式开始产生数据通路元件和日志是：
拱源实例路径
pparch的SVFṛ：/工作/*/*/ mult_403
pparch的SVFṛ：/工作/*/*/ mult_903
无N /以研究：/工作/*/*/ mult_288
我检查的SVF文件，没有“guide_datapath为mult_288”。因此
， 有一些相关的中止点
这个乘数在最后的核查报告。
3。其实有一个失败点，但被引用和实施之间的反向映射造成的，
之后我删除“ - ”，这一点通过。
4.I通过top_down方法合成的时候，所以只有一个SVF文件- default.svf。我也联系在一起dwsvf_ *
在DC目录工作目录形式的工作目录。

 
目前
， 该验证的结果是不确定的，因为：
1。有些时钟门直流网表中插入单元格：
我已“verification_clock_gate_hold_mode”到任何。
但形式上的抱怨这些时钟门细胞unmatch点。我是否应该限制由set_dont_verify“这些时钟门细胞？？？
2。有些中止点。如何做好增量验证？经过第一轮veriy完成，我点击了“继续验证”按钮，用了超过24小时的形式确认了第二轮，但这些点也核查期间中止。
这些要点是在逻辑有一个很大的加法--- 20 20bits矢量位于增加。

 
1。你必须采取正确的步骤时钟门。您目前没有做别的。
2。它的形式可能是一个问题。我有一个吊（不确定）的设计和我的sumbitted在solvnet 1 ticke。新思科技回来给我
， 问我使用的DC不同的版本（是设计编译器）。他们建议
DC版本2007_03_SP4。
形式版本2007_06_SP1
当您将使用上述表示形式上的版本，你可以清楚地看到形式记录，您的SVF命令的韦尔拒绝。那就是调试问题的关键。
它难以解决的
， 从我想在这里，我想你有一个严重的问题porblem。
有一件事更多
， 如果你有一个等级的设计，然后再由黑人拳击部分的设计，只是为了narrrow下运行的问题。
氪，
阿维http://www.vlsiip.com

 
感谢您的输入。
这是我第一次使用的形式，你和山姆给了我对各种问题的大量帮助。非常感谢。
顺便说一下，我已尝试发送电子邮件到vlsiip，但失败了。反正，保持联系。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top