为什么不使用PMOS管作为第

K

kumar123

Guest
嗨，

任何人
， 为什么能PMOS的卡诺被用来作为第一个想法？
当我粗略的模拟到PMOS和相同L和涡喷= 2 * i NMOS管下午发现，PMOS的是让更多第价值说
， 如果具有价值0.13f NMOS管PMOS的是有2楼

可能有人放弃这个原因
， 在阱的最小间距NMOS和NMOS管帽的想法是好的使用为D -通行证

除了这一点
， 将是非常可观的
， 如果有人提供或点我在阱的最小间距NMOS管文档如何可以提供更好的上限wrt的NMOS管帽？感谢您的支持

库马尔

 
kumar123说：

嗨，任何人，为什么能PMOS的卡诺被用来作为第一个想法？

当我粗略的模拟到PMOS和相同L和涡喷= 2 * i NMOS管下午发现，PMOS的是让更多第价值说，如果具有价值0.13f NMOS管PMOS的是有2楼可能有人放弃这个原因，在阱的最小间距NMOS和NMOS管帽的想法是好的使用为D -通行证除了这一点，将是非常可观的，如果有人提供或点我在阱的最小间距NMOS管文档如何可以提供更好的上限wrt的NMOS管帽？感谢您的支持库马尔
 
嗨

其实我问的是PMOS管相比
， 在阱的最小间距和NMOS管NMOS管帽简单。

是否有与阱的最小间距CAP和深阱的最小间距帽区别？

库马尔

 
NMOS管已与三低阻力通道thyan PMOS的宽/长比。

这是良好的分离使用。

最好的问候
kumar123说：

嗨，任何人，为什么能PMOS的卡诺被用来作为第一个想法？

当我粗略的模拟到PMOS和相同L和涡喷= 2 * i NMOS管下午发现，PMOS的是让更多第价值说，如果具有价值0.13f NMOS管PMOS的是有2楼可能有人放弃这个原因，在阱的最小间距NMOS和NMOS管帽的想法是好的使用为D -通行证除了这一点，将是非常可观的，如果有人提供或点我在阱的最小间距NMOS管文档如何可以提供更好的上限wrt的NMOS管帽？感谢您的支持库马尔
 
对不起
为什么沟道电阻会影响脱钩呢？
谢谢

funster说：

NMOS管已与三低阻力通道thyan PMOS的宽/长比。这是良好的分离使用。最好的问候kumar123说：

嗨，任何人，为什么能PMOS的卡诺被用来作为第一个想法？

当我粗略的模拟到PMOS和相同L和涡喷= 2 * i NMOS管下午发现，PMOS的是让更多第价值说，如果具有价值0.13f NMOS管PMOS的是有2楼可能有人放弃这个原因，在阱的最小间距NMOS和NMOS管帽的想法是好的使用为D -通行证除了这一点，将是非常可观的，如果有人提供或点我在阱的最小间距NMOS管文档如何可以提供更好的上限wrt的NMOS管帽？感谢您的支持库马尔
 
嗨，

该频道有阻力。PMOS管的孔和NMOS的电子，使PMOS的沟道电阻远远高于NMOS管。

因此，上限可以为蓝本
， 在串联电阻的上限。如阻力大，警帽的反应就比较慢，这是不好的解耦。模拟运行（不看上限vaule），你可以看到大的不同。

关心，
英韩

 
PMOS管可作为上限。
仅与阱的最小间距必须依赖于一些内径。
尽量使最反演地区，
电容应该是他氧化物capcitance。

玩得开心，

 
也有人解释一下正在谈论有关....解耦i havn't听说这事
， 并想知道...

 
喜英韩，您好
， 我同意你的看法，NMOS管渠道resisstance比较少PMOS管
但要作为德第一个来源是捆绑，流失和散装一起到VSS和门至VDD在这方面的阻力源极和漏极之间存在一定像短路所以没有必要考虑。请随时纠正我
， 如果我错了派送本德第观点。

可能是你可能会指向为基体电阻btween门码头为衬底的串联电阻

您好jcpu，
我对你的评论几句话
， 如果我将以此作为上限PMOS的大门肯定是一个终端（VSS的给予与基板（p型）连接）和源，漏及阱的最小间距是接到VDD
所以它肯定是反转区域营运我错了？

除了理论我已经做了一些这方面的SPICE模拟
， 发现结果有点混乱

。打印所有（丙）

当我上述声明用于印刷的所有路口
， 我发现皮质电容总是在0和CBD是哥伦比亚广播公司= =终端之间×（门的总电容）（从横扫
-虚拟通道连接2 *虚拟通道连接）和Y（源，漏，短接在一起散装）（并列总是到VSS）
常德是按不同的操作区域，光盘总是neglegible价值

任何suggestins将在此可观从观点帽PMOS管点之间形成终端×（门和P -绑到VSS基板）终端鸥（源，漏及阱的最小间距连接在一起考虑到VCC）我做的模拟
， 我发现比10倍实现正常NMOS管更多帽帽，我想知道是什么这一概念背后的发生。

关心
克兰

 
我用PMOS管像先前所描述的散装 sorce 漏连至VDD。
它实现了每单位面积的电容好，可用于在没有acurate即去耦电容值，或虚电路电压稳定和噪声cutt需要关闭...

 
您好库马尔

阻力通道阻力，而不是阻力你是指。请大家想一想
， 有渠道
， 在许多小电阻系列（即根据聚在该地区的）。作为孔比电子流动速度，充电和放电慢。

当执行模拟，研究的瞬态响应（例如
， 您可以挂钩，建立一个RC circult，看看PMOS和NMOS管或看看哪一个是电容，并且更快的充电和放电反应。

关心，
英韩

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top