为什么不合成的呢？

[bis_]

是用来描述的Xilinx器件的类型。下面的语句：[代码] ... （rst'event和RST = '0'），然后... ... [/代码]可能是问题。边沿触发复位，而在大多数Xilinx器件implementet。您的设计需要两个，边缘触发输入寄存器（RST和CLK）。尝试使用异步复位。之二

 

[trurl]

二，感谢您。由于我是一个初学者，你能解释一下什么是“异步复位”是这样的... （RST = '0'），然后... ...

 

[wael_sharkasy]

使这条线[代码] ACC

 

[trurl]

我已经试过了，没有工作，在我的实验至少:-(

 

[omara007]

改变所有（签字）（std_logic和std_logic_vector）信号的信号，..使用IEEE签署文件的开头的包..尝试合成和饲料用什么得到我BAQ ..

 

[echo47]

我认为bis_是正确的。最触发器，包括Xilinx FPGA的触发器，没有一个边沿触发的复位输入。我改变了您的边沿触发复位：[颜色=蓝色]（rst'event和RST = '0'），然后[/彩色]一个普通的电平敏感的（异步）复位：[颜色=蓝色]如果（RST = '0'）[/彩色]，现在，ISE 9.1i还合成。

 

[trurl]

echo47：我已经尝试过，它综合了，但我得到这个错误的波形，在我的设计。不管怎样，谢谢。

 

[omara007]

[报价= trurl]嗨，任何人都可以知道为什么下面的代码不能合成的呢？赛灵思表示，不能合成的信号ACC。 [代码] LIBRARY IEEE;使用IEEE.STD_LOGIC_1164.ALL;使用IEEE.STD_LOGIC_ARITH.ALL;实体MAC端口（IN1：签署（11 downto 0）; IN2：在签署（11 downto 0）; CLK：std_logic; RST：std_logic; ACC：签署了（23 downto 0））;结束MAC架构的Mac行为信号产品，章：签署（23 downto 0）;开始的过程（CLK，RST，IN1，IN2）变量的总和：签署（23 downto 0）;开始PROD

 

[nand_gates]

这里是更正的代码！ [代码] LIBRARY IEEE;使用IEEE.STD_LOGIC_1164.ALL;使用IEEE.STD_LOGIC_ARITH.ALL;实体MAC端口（IN1：签署（11 downto 0）; IN2：在签署（11 downto 0）; CLK：std_logic; RST：std_logic; ACC：签署了（23 downto 0））;结束MAC架构的Mac行为信号产品，章：签署（23 downto 0）;开始PROD

 

[omara007]

[报价= nand_gates]这里是更正的代码！ [代码] LIBRARY IEEE;使用IEEE.STD_LOGIC_1164.ALL;使用IEEE.STD_LOGIC_ARITH.ALL;实体MAC端口（IN1：签署（11 downto 0）; IN2：在签署（11 downto 0）; CLK：std_logic; RST：std_logic; ACC：签署了（23 downto 0））;结束MAC架构的Mac行为信号产品，章：签署（23 downto 0）;开始PROD

 

[trurl]

为了omara007：谢谢你。我加IN1和IN2的敏感性列表，因为Xilinx给列表中缺少对他们的警告。

 

[omara007]

[报价= trurl] omara007：谢谢。我加IN1和IN2的灵敏度列表，因为Xilinx对他们给予警告，列表中缺少[/QUOTE]忽略这些警告..尝试删除这些投入..

 

[vfdff]

（rst'event和RST = '0'），然后和ELSIF（clk'event和CLK = '0'），则不能被用来在一个过程！！

 

[omara007]

请尝试的代码nand_gates已经发布，忽略任何警告你..然后告诉我们关于波结果

 

[trurl]

vfdff：谢谢。这是为什么？

 

[Alfred_zhang]

我觉得赛灵思八方在一份声明中合成的XX“（xx'event和xx = 0 / 1'）”作为触发器的CLK引脚，只有一个在FF细胞的CLK引脚。所以不应该有两个这样的声明在一个进程中。一个进程一个时钟域。

 

[trurl]

omara007：我曾尝试你所提到的代码。波是错误的，MAC单元不能正常工作。我用我的声明（rst'event和RST = '0'）的原因是，我需要生成自动复位脉冲。由于我的代码是不是合成的，可能是你可以定期提醒一些CLK脉冲后如何生成之间的短短2个CLK脉冲RST脉冲。谢谢。

 

[omara007]

[报价= trurl] omara007：我曾尝试你所提到的代码。波是错误的，MAC单元不能正常工作。我用我的声明（rst'event和RST = '0'）的原因是，我需要生成自动复位脉冲。由于我的代码是不是合成的，可能是你可以定期提醒一些CLK脉冲后如何生成之间的短短2个CLK脉冲RST脉冲。谢谢[/QUOTE]尝试设计一个简单的计数器（CNT）..当这个计数器的计数2个时钟周期，断言一定的信号，我们称之为（XYZ）..您可以使用组合“时”语句给'1'的值（XYZ）计数器（CNT）等于（2）..之后，你可以使用这个信号在一个“if”语句，以迫使设计中的所有其他信号是零..但不要把它复位..