为什么在输入级采用PMOS管

V

vvchan

Guest
在很多书，他们说PMOS管好将在输入级
， 由于使用其抵消和噪声性能。我听说这是由于其庞大的规模和流动性较差。谁能进一步解释呢？

 
具有相同克，大小大PMOS管=“小偏移，并在N PMOS管，以及=”低噪音
偏移是由错配，并配成正比1/sqrt（宽×长）。如此庞大规模将有小错。
对于低噪音的原因是：
1。N阱超过基底干净。
2。PMOS管较少的1 / f噪声
， 因为1 / f噪声的比例为1 /（宽×长）。此外，孔还远远没有表面或界面与电子相比，这意味着有较少的表面缺陷比对NMOS管PMOS管的效果。
最后由flushrat编辑于2005年11月28日3时33分，编辑2次共

 
对不起，我不明白。为什么在N PMOS管，也意味着低噪音？为什么大尺寸意味着低失调？

 
是的，如果你知道请解释，不重复的事实，而写为什么会这样？我也很感兴趣
， 详细解释

 
PMOS管好将在输入阶段使用
， 因为：
1）它最大化摆率（PMOS管有更多影视点播，过载电压）
b）在PMOS的闪烁噪声小于NMOS管（1 / f噪声）

除了它，也有作为第二阶段的NMOS管具有一定的优势。

-巴拉特

 
噪声功率是成正比的流动性是较低的PMOS管。
对于错配一个大W是benificiary的不匹配。我会尽力解释镜子中的两个晶体管它。Id1 = 1 / 2 * K1 *影视点播和Id2的^ 2 = 1 / 2 *幼*影视点播^ 2，在镜子中Id1 = Id2的。因此
， 这个比率Id1/Id2 = K2/K1，所以W的增加将使复制抵御总统

 
“之所以选择一个PMOS管的输入级来自必要性
， 以减少衬底噪声的影响。两个晶体管是一种N -良好
， 以及连接到电源电压
， 因此任何干扰基板通过寄生电容耦合在基板分离到VDD线。“

http://www.edacafe.com/books/phdThesis/Chapter-6.3.php

关心

 
在深亚微米技术，PMOS管是为了有更好的速度饱和的表现，由于较低的crictical横向电场。

丝氨酸

 
flushrat说：

2。
PMOS管较少的1 / f噪声，因为1 / f噪声的比例为1 /（宽×长）。
此外，孔还远远没有表面或界面与电子相比，这意味着有较少的表面缺陷比对NMOS管PMOS管的效果。
 
有不足之处还利用在PMOS的输入级。P通道设备产生更多的热量比相同尺寸和相同的偏置N通道设备噪声。这是怎么把一个设备的热噪声inversly成正比设备的改造。

 
肯马丁的书231页说：

选择哪配置使用取决于若干与贸易平衡。

首先，整体直流增益基本上不受影响的选择
， 因为两者的设计都与一个或moren通道驱动晶体管，与一个或多个一个P阶段一个阶段的通道驱动晶体管。
对于一个给定的功耗，因此偏置电流，有一个p沟道输入配对阶段最大限度地摆rate.This结果是由（5.19）因为p通道输入晶体管第一阶段看到有一个比较大的Veff会该案件的n通道输入晶体管（假设类似的最大宽度已经选择最大化收益）。这个转换率的改善
， 可最重要的考虑因素之一，因此最有知识的设计师选择第一个P -香奈儿输入阶段。
拥有1个P -通道输入的第一阶段意味着
， 第二阶段有一个N沟道输入驱动transistor.This安排最大化了第二阶段，这是非常关键的时候高频率工作important.As我们将推动晶体管的跨导见下一节，等效的第二个极点，因此，单位增益频率
， 同时，都成比例的第二阶段跨导。6分钟后添加：另一个要考虑的是能否p沟道或N沟道源跟随器输出级desired.Typically，n沟道源极跟随器是可取的
， 因为这将有一个电压drop.Also少些，因为一个n - chnnel晶体管具有高跨导，对equialent第二个极点由于其负载电容的影响最小化，这是另一个重要的consideration.FInally，有少小负载时
， 正在驱动电阻增益退化。
对拥有n沟道源极跟随一个缺点是，对于n -和过程，它不可能cnnect源到基体，从而最大限度地减少电压drop.Finally，请注意，该驱动器的运算放大器容性负载纯粹，缓冲区阶段不应该包括在内，对这种情况下，输出级显然不是一个考虑因素。9分钟后添加：噪音是另一个重要的考虑时
， 选择的输入级使用。也许马鞍山运算放大器的主要噪声源是由于1 / f噪声运营商随意进出附近的semicondutor缺陷引入陷阱
， 造成surface.This 1 / f噪声源可以especilly麻烦
， 除非特殊的电路设计技术是used.Typically，p沟道晶体管较少有1 / f噪声比N沟道晶体管
， 因为它们大多数运营商（洞）较少有可能成为表面states.Thus被困，有一个第一阶段，p通道输入输出噪声最小化因的1 / f noise.The同样不是ture时
， 热噪声desired.When热噪声被称为运放的输入，TI是用最小的投入晶体管有这样一个折叠共源共栅运放大transconductances，不幸的是降低了一系列rate.However，当热噪声是一个重要的考虑因素，那么一个更加现代化的建筑，通常使用。

总之，在使用两阶段运放，一个P -第一阶段的通道的输入晶体管几乎总是最好的选择
， 因为它优化摆率，单位增益频率，并最大限度地减少1 / f噪声的主要缺点是，在宽带热噪声的增加。

 
您好，holddreams
你能解释p通道输入配对阶段转换率最大化，为乌拉圭回合的答复希望。
关心
wanily

 
因为两个阶段运放
输入7710 2 *供应量（M1）/抄送，其中M1是输入设备，抄送是补偿电容。
此外，单位增益带宽为gm1/Cc，
有了上面的方程，我们得到简= 2 *供应量（M1）/抄送= 2 *供应量（M1）* wu/gm1 = vdsat供应量（M1）*武，其中vdsat供应量（M1）= VGS电压供应量（M1）阈值电压
因此PMOS管输入“大vdsat，”较大的简

 
我认为这只是噪音。PMOS管噪音低
， 比NMOS管。

但是，如果输入电压的程度远远大，可能同时使用PMOS和NMOS

 
所有的上述评论是相当有效的
， 我给它一个权衡RF放大器设计时很多...

不过，作为一个IC设计
， 同时与射频电路以及电源电路，大部分的运算，放大器工作是为低频率偏置/控制类型的应用程序
， 其中1 / f噪声并非考虑的因素。根据我的经验，90％的输入级的基础上选择输入信号的电压范围的时间。

如果你想地面感应放大器，你把一个PMOS的前端。通过连接它的身体接触
， 你的供应，创建以来最大的MOS佛蒙特州停留在饱和区直至讥= vdsat，高佛蒙特州可以用来测量最低输入信号，下至低于1V的各级一个典型的过程。也是同样的道理
， 如果您使用“供应感应级别的NMOS管。

我试图指出的是
， 虽然有人在试图为“理想”前端一个论点，不看它gospal。这种理想的考虑是一个非常特殊的要求。大多数时候
， 你的电路需求将需要一个NMOS或PMOS前端基于不同的因素
， 那么“理想”前端的主张。

 
目前正在使用的输入阶段PMOS的许多好处，
例如：1.there没有体效应低输入电压3.its的PSRR比NMOS管输入级更好2.used。

 
报价：

目前正在使用的输入阶段PMOS的许多好处，

例如：1.there没有体效应低输入电压3.its的PSRR比NMOS管输入级更好2.used。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top