G
Guest
Guest
嗨,
我想综合设计
, 其中包括内存
, 这是产生一个我们的目标库内存编译器和可作为宏。VHDL和仿真还的。lib,。分贝(编译他们自己)。来氟米特,并和一些其他文件。
我的目标是综合整个设计包括存储器并获得时序,面积,功耗数据等,包括记忆对我来说很重要
, 因为我想注释开关的记忆中实际数据的活动得到了准确的功耗估计。
与内存宏问题是他们,虽然他们是固定的大小,宽度等含有大量泛型类型的真实或VitalDelayType,而这是编译器的设计suported。
我应该怎么做这件事。是我在所有的方法合理?
感谢您的线索。
我想综合设计
, 其中包括内存
, 这是产生一个我们的目标库内存编译器和可作为宏。VHDL和仿真还的。lib,。分贝(编译他们自己)。来氟米特,并和一些其他文件。
我的目标是综合整个设计包括存储器并获得时序,面积,功耗数据等,包括记忆对我来说很重要
, 因为我想注释开关的记忆中实际数据的活动得到了准确的功耗估计。
与内存宏问题是他们,虽然他们是固定的大小,宽度等含有大量泛型类型的真实或VitalDelayType,而这是编译器的设计suported。
我应该怎么做这件事。是我在所有的方法合理?
感谢您的线索。