什么时候使用SystemVerilog的时钟块?

D

davyzhu

Guest
嗨,

我在一些SystemVerilog的例子发现,很多人喜欢加入到司机座时钟和监测。而另一些希沃特的例子只使用modport(不使用时钟座)。

因此
, 我与它相混淆。
1。是否建议使用时钟座?
2。要我像只使用驱动程序测试平台组成
, 并监测(须在响应我用它)?最好的问候,
戴维

 
davyzhu说:

嗨,我在一些SystemVerilog的例子发现,很多人喜欢加入到司机座时钟和监测。
而另一些希沃特的例子只使用modport(不使用时钟座)。因此,我与它相混淆。

1。
是否建议使用时钟座?
 
您好Ajeetha,

非常感谢!

你的意思
, 如果我不使用时钟块。我必须做象下面这样:
@(posedge时钟)
#1 data_out = data_in;

如果我使用的时钟块,我只是定义时钟块#1?

最好的问候,
戴维

 
davyzhu说:

您好Ajeetha,非常感谢!你的意思,如果我不使用时钟块。
我必须做象下面这样:

@(posedge时钟)

#1 data_out = data_in;如果我使用的时钟块,我只是定义时钟块#1?最好的问候,

戴维
 
您好Ajeetha,

非常感谢!
我读你的“VMMing由例如SystemVerilog测试工作台”。

在“fifo_cmd_xactor.sv”,有一个“任务push_task”。是“随着时钟座”等于没有时钟座“”,负责处理数据同步手动?

//---随着时钟座---
代码:

任务push_task(逻辑[BIT_DEPTH - 1:0]数据);

开始

$显示(“%
 
戴维

f_if.driver_cb.push“= 1'b1;
f_if.driver_cb.pop“= 1'b0;

我认为这不是nonblockingassignment。
这是时钟驱动器assignment.Its没有阻止ṛ无阻塞。

 

Welcome to EDABoard.com

Sponsor

Back
Top