哪一种语言

[visualart]

哪种语言更fittable在设计验证？有人建议在E语言，其他赞扬C语言。
这是更SoC流合并？
是否有在ohter？

三分球

 

[άΤ]

你有像芦荟和即将推出的System Verilog的其他poerful语言。

报价：这是更SoC流合并？

 

[Guest]

[No message]

 

[Summer.Xia]

SystemC的和Verilog

 

[gaonkc]

SystemVerilog的，芦荟，Verilog的

 

[leeenghan]

嗨，

我投的C 。

我同意，C 是更为繁琐，需要软件工程师的思考和理解硬件。

为了说明我的原因，我挑战
， 另外的其他语言可以重复使用跨比ASIC设计/软件算法设计（如数字信号处理器）/实验室调试测试平台/ anthing您能想到在一个芯片完成核查。

关心，
英韩
www.eda -公用事业。

 

[xworld2008]

我认为系统的Verilog比较好，系统的Verilog是相同的Verilog模拟，其他芦荟或并由Specman的协同仿真，与System Verilog的是事件的基础模拟，芦荟并由Specman是循环模拟的基础。现在
， 供应系统Verilog的节奏了。

 

[zhustudio]

Verilog的测试平台是传统之一。但更直接。
SystemVerilog和营业证可以断言核查容易。
SystemC是用来模拟系统级集成在建筑设计阶段。
对于电子语言企业，我不知道不多，但它是强有力的。但目前的利成问题给予地段，Cadence公司的首席技术官对'电子'。因此
， 它不是一个光明的未来。

 

[άΤ]

报价：

System Verilog的是事件的基础模拟，芦荟并由Specman是循环基地模拟

 

[mohdfaisal]

创建我的Verilog源代码
， 使用Xilinx和我有一个问题
， 使用Synopsys的它。大家能否给我一个建议
， 解决我的问题