如何提高稳压器设计的PSRR？

[mitgrace]

亲爱的所有：
有没有人有任何的稳压器设计的高电源抑制比的经验？有任何意见或参考文件？谢谢

 

[Guest]

[No message]

 

[ram_kumar_abc]

误差放大器以及传输晶体管必须有非常高增益
只有这样的电源抑制比将会很高。尝试增加误差放大器的增益尽量..1分钟后添加：60dB的最低要求从政府获得高PSRR阶段

 

[saro_k_82]

您可以提供从LDO输出误差放大器。该电源抑制比会高得多
， 在这种情况下。但是
， 这需要启动电路（可同时避免）。

 

[test_123]

saro_k_82说：

您可以提供从LDO输出误差放大器。
该电源抑制比会高得多，在这种情况下。
但是，这需要启动电路（可同时避免）。

 

[saro_k_82]

在误差放大器的低电压抑制最能促进供应诱导的LDO的干扰（如偏置电流你是干净的。，这是）。
如果您提供从低压降，这是从供应无噪音有一个良好的范围内输出误差放大器，误差放大器对电源输出电压的依赖进一步削弱。

附加的数字介绍了这种看法未免过于简单。

它需要启动，因为在零状态（无电流），没有什么推动放大器工作。必须有一些在LDO的输出电压
， 使误差放大器的线性工作。
连接晶体管
， 二极管
， 可以取代电阻以及。
如果放大器的最后阶段
， 是一个折叠共源共栅舞台设计，你也不需要启动电路。

这将使稳压器的PSRR高，但那么输出的供应的依赖将会由输入偏置电流的PSRR有限。这样
， 你需要在带隙块类似的技术来获得所期望的规范。
很抱歉，您还没有登录查看此附件

 

[zizzbear]

您好saro_k_82，

这是你的工作时，LDO的输出电流为0？

在这种拓扑结构，似乎电源PMOS管不能关闭时
， 没有输出负载电流。

余haved尝试过类似的，并会见了问题，我转业到其他拓扑....

这将是好消息
， 听到的话
， 你没有这个问题！然后
， 它可以改进！

非常感谢！

 

[saro_k_82]

是的
， 我都做到了
， 并获得120dB的PSRR等。这是什么新的或小说。有不少关于这一个几篇论文。在大部分的电池供电的应用，类似的东西是用来把高电池输出3V或1.2V的水平。，在这种情况下
， 除了每传输晶体管晶体管
， 它的二极管将低电压晶体管（显然
， 用意并非高PSRR但分开
， 电压域）
我想知道是什么使你认为这将需要一个分钟负载电流工作？

 

[dick_freebird]

在非常低的负载电流输出上限和低电导
摆动输出极太低
， 它成为占主导地位。
如果输出过冲没有什么
， 但高
阻抗
， 使其恢复，把一个小信号稳定
问题变成了大信号之一。

有些低压降稳压器包括一个接收器晶体管
， 提供最低限度
输出电导并提供一个下拉式功能。