E
electronics_sky
Guest
喂那里，
我目前正在设计的使用0.18微米技术的硅一低噪声放大器。我的目标是设计一个低噪声放大器具有因子“二分贝，增益为15dB和OIP3 =”-3，我“四毫安。
我使用的是立法会折叠电感来源变性拓扑。下面是一些问题：
1。是否折叠技术将提供比级联技术的噪声性能？
2。我得到的增益为我设计的50分贝（我知道这是错误的...),可我知道了我的电路问题？
3。任何想法如何提高低噪声放大器因子？
4。是否在第一阶段加入NMOS管电容在门源码头将有助于减少的NF（尤其是门感应噪声）？预先感谢您。
我目前正在设计的使用0.18微米技术的硅一低噪声放大器。我的目标是设计一个低噪声放大器具有因子“二分贝，增益为15dB和OIP3 =”-3，我“四毫安。
我使用的是立法会折叠电感来源变性拓扑。下面是一些问题：
1。是否折叠技术将提供比级联技术的噪声性能？
2。我得到的增益为我设计的50分贝（我知道这是错误的...),可我知道了我的电路问题？
3。任何想法如何提高低噪声放大器因子？
4。是否在第一阶段加入NMOS管电容在门源码头将有助于减少的NF（尤其是门感应噪声）？预先感谢您。