并行端口最大电流源/输出

报价:

平行端口输出通常的TTL逻辑电平。
电压水平是比较容易的部分。
目前你可以吸收并提供不同的端口到端口。
大多数并行端口的ASIC实现,可以吸收和周围12mA电流源。
然而这些只是从数据表,接收器/源6毫安,20mA的源12mA/Sink所采取的一些数据,水槽16mA/Source4毫安,汇/源十二毫安。
你可以看到他们有很大不同。
最好的办法是使用一个缓冲区,所以至少从目前的并行端口吸取。
 
如果necasary或者您不是损害您的并行端口太多
, 记住一个并行端口
, 在多个数据线担心可以捆绑在一起
, 增加的电流源可以,但你必须是绝对保证的线总是1,或者他们二极管保护
, 以防止短路对方行的个人数据。正如在以前的帖子说,缓冲区永远是最好的主意。
最后由Sceadwian编辑于2005年11月7日7时10分,编辑1次共

 
我猜你的是关于PC的要求回港。
如果你的端口
, 符合IEEE,那么1284年至2000年的IEEE标准说
, 这一个级别1设备:8.3.2.1驱动程序的要求1)司机应运行在额定5伏TTL电平。b)在开路高级别的输出电压不得超过5.5五三)开路低电平输出电压应不低于0.5五d)在高级别的输出电压至少应为2.4 V至0.32源电流。e)在低级别的输出电压不得超过14个水槽电流0.4五。六)上拉电阻,如果存在,应不小于1.8kΩ的5%用于控制和状态信号,并没有比1.0kΩ的± 5%的数据信号少。克)电路和杂散电容不得超过50无偿电容公积金。
额外的电容

, 可以得到补偿

, 提供额外的源和汇驱动电路内电流。这对二级设备:8.3.3.1驱动程序的要求1)开路高级别的输出电压不得超过5.5五b)在开路低电平输出电压应不低于0.5五三)直流稳态,高层次的输出电压至少应为2.4 V至14源电流。d)在直流稳定状态,低级别的输出电压不得超过14个水槽电流0.4五。e)在驱动器输出阻抗(滚装图34)应在45 55Ω之一,一半的实际体积司机VOH电负电压(VOH电和体积是实际测量的电压输出设备)。
这将导致驱动程序产生入射波略有过剩的一个半VOH电减体积幅度为一个无限长的输电线路62Ω来衡量,在司机/可在任何一个方向过渡电缆接口。f)在驱动器摆率应在0.05 0.40第V /毫微秒。
对于项目E值)和f)是在负载下的连接器引脚测量。整个事情:
http://www.edaboard.com/viewtopic.php?t=84206

 

Welcome to EDABoard.com

Sponsor

Back
Top