建立和保持时间（面试问题）

G

gold_kiss

Guest
您好，请考虑一个系统，在100MHz的时钟频率。假设你有一个0.2ns设置voilation举行0.8ns voilation计算的时钟频率，在系统正常工作？嗨，请给我TSETUP和thold方程... ...伴随着你的答案也。欢呼声，Gold_kiss
 
有没有建立和保持时间的公式，它是一个定义。安装程序是数据信号必须在触发器或锁存器输入的时钟转换前的有效时间。保持时间是时间数据信号必须保持有效的时钟跳变后，。让我们来看看：一个100MHz的信号具有10ns的时期。如果需要更多0.8ns设置时间删除设置冲突和0.2ns更多的保持时间，以消除保持时间违规，将工作的最小时钟周期为10ns 0.8 ns的0.2纳秒或11ns。这给人最大的1/11ns或90.9MHz的时钟频率。
 
再次，你....所以....所以....所以....这些Q在面试的幸运。
 
最低时钟频率的计算，它是必要的，也知道以前级联的传播延迟，在传输线的延迟和不同的时钟歪斜。
 
只要确保一旦你添加了保持时间，设置时间和传输延迟，时钟周期尚未超标。 t_clock <t_setup + t_hold + t_prop_delay看它的另一种方法是，为你的两个寄存器之间的逻辑运算离开的时间等于时钟周期减去设置和保持时间。 PS鹰，你说，这是容易的，但从来没有给一个解决方案...:)
 
我复制了一个有关如何计算的建立和保持时间从一书（见附件）的例子。 giggs11，我认为公式ü给我们是错的，按照例子中的波形的，我得到这个：T_setup =（T_clock +△T）的T_combin_logic，T_hold = _combin_logic -△T在上述采访问答，△T = 0 。因此，该方程是：T_setup =（T_clock +△T） - T_combin_logic
 
[报价= gold_kiss]您好，请考虑一个系统，在100MHz的时钟频率。假设你有一个0.2ns设置voilation举行0.8ns voilation计算的时钟频率，在系统正常工作？嗨，请给我TSETUP和thold方程... ...伴随着你的答案也。欢呼声，Gold_kiss [/QUOTE]设置时间，这很容易。该系统可以有一个为期约= 10.2ns，这意味着98MHz（10ns的0.2纳秒）。但保持时间违规0.8ns，我感到很困惑。减慢系统时钟保持时间上保持时间比较没有影响，因为在相同的时钟边缘。唯一的方法，以解决保持时间违规添加的缓冲区，而不是拖慢整个系统时钟。我的权利..................?
 
谁可以上传一些在IC设计中的时序路径分析仪DOC吗？
 
设置时间，这很容易。该系统可以有一个为期约= 10.2ns，这意味着98MHz（10ns的0.2纳秒）。但保持时间违规0.8ns，我感到很困惑。减慢系统时钟保持时间上保持时间比较没有影响，因为在相同的时钟边缘。唯一的方法，以解决保持时间违规添加的缓冲区，而不是拖慢整个系统时钟。我的权利..................? -------------------------------------------------- ----------------------------------我觉得你的分析是正确的。 - 始终@ SAMRT
 
[报价= eexuke] ...唯一的方法，以解决保持时间违规添加的缓冲区，而不是拖慢整个系统时钟。我在接待您可以使用移位时钟相位，或使用延迟线的多相时钟源的右..................?[/报价]。
 
我听说，持有时间不依赖于操作的频率。这一权利。如果是这样，我们怎么可能克服的保持时间违规？
 
[报价=雷迪]我听说，持有时间不依赖于操作的频率。这一权利。如果是这样，我们怎么可能克服的保持时间违规？[/QUOTE]对于某些原因，持有时间细胞细胞库的决定。 ^ _ ^，现在可以做一些综合工具修复的保持时间，如BG，直流，。你可以从这些工具顾的详细命令。好运
 
尝试这个答案，安装时间是你的女朋友是愿意等待你的时间和保持时间的时候，你愿意等待您girlfrirnd。 ：P
 
那么什么是由gold_kiss问题的最终答案吗？邓肯说，适合giggs11的公式（如果我们把传播测试延迟= 0，因为它没有给出）。但是什么ABT eexuke的索赔，hold_time不会起到任何作用，在找到正确的最大时钟频率，系统可以处理TS＆TH约束呢？ SAMC，可以解释上传的图进一步，像的信号是如何完全行为？ ü书此图？能有人帮我找一些好的材料（最好是网上），这可以帮助我得到我的概念触发器“latchs”定时行为，定时计算，传播测试延迟，最大/最小频率计算电路中的清除。吗？如果是在面试回答问题的形式，也是有用的，将是有益的。 thanx一个不少。
 
这是一个技巧问题。如果你慢下来的时钟频率，你可以修复安装冲突。但是，您不能修复减慢时钟的保持时间违规。您需要添加缓冲区的路径，以确保它的跃迁后的下一个上升沿捕获。因此，答案是系统将无法正常工作，直到您修复持有时间vioation。然后，你在上面提到的速度运行的时钟。另一次采访中的问题是这样的：如果你只有1机会修复安装或保持时间冲突，你会选择哪？答：是修复的保持时间违规，因为总是可以被固定，只是减慢时钟的设置冲突。
 
安装程序是数据信号之前，必须先时钟过渡的有效时间。保持时间是时间的数据信号必须保持有效的时钟transition.Setup时间后保持时间总是比兴田解决采样电路的时间，等大。
 
我认为答案是：因为我们有违反0.2ns设置，所以如果时钟周期为10.2 NS，然后设置violtion被淘汰。保持时间违规，我们可以添加一些延迟最快的路径来消除它们。最大工作是1 / 10.2纳秒。最好的问候[报价= gold_kiss]您好，请考虑一个系统，在100MHz的时钟频率。假设你有一个0.2ns设置voilation举行0.8ns voilation计算的时钟频率，在系统正常工作？嗨，请给我TSETUP和thold方程... ...伴随着你的答案也。欢呼声，Gold_kiss [/QUOTE]
 
[颜色=蓝色]嗨，我们可以克服的建立时间，减慢时钟（10.2ns），其他的朋友讨论。有没有现有的硬件工作方式，通过改变时钟频率！只有这样，才能添加额外的硬件，以现有的。如果你不想改变在所有的硬件，那么有没有办法，该系统将工作在任何频率。我们不能克服的保持时间违规，除非你改变现有的系统，由多个门或缓冲区的额外配置，窑炉延迟interms。希望这将结束...!!![/颜色]
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top