B
bossbebes
Guest
我大家好,我尝试阐述我的门级网表,我不能找到我的SDF文件的范围应该是什么。我的网表是从QUARTUS,我阐述环境与Cadence(ncelab)。我有一个试验台,手工制作的:在这个试验台nce_tpc_tb.vhdl我有:实体nce_tpc_tb结束nce_tpc_tb nce_tpc_tb firsttime架构 - 这是我的DUT的门级网表组件nce_tpc端口(... ...。 ... ...)结束的组成部分; - instanciation inst_nce_tpc_tb:nce_tpc端口映射(......)在我的SDF文件,什么将是我的范围(VHDL文件和/或Verilog),因为我总是得到同样的错误: ncelab / SDFSNF = SDF文件清单的范围字段不匹配设计的实例层次。非常感谢。一片迷茫的初学者