模拟的DNL和INL

[tuza2000]

等待！

 

[pablomilanes]

chenliy，什么样的模拟器您使用了？幽灵？你需要使用MATLAB得到INL和DNL？

对于ADC的模拟什么最需要的paramenters模拟？

 

[Karthikeya]

您好
我学会通孔插装来测试内核层/喂其DAC的输出的ADC的DNL ...那么，DAC的决议必须得到atleast比2-4位ADC的...为什么会这样多？可以ne1解释？？
是它没有可以直接测量同一决议？

资料内核层/ DNL的测试给出了ADI公司的手册

 

[chenliy]

pablomilanes，我使用MS仿真。医疗辅助手段模拟混合信号，即幽灵- Verilog仿真。是的，MATLAB是用于系统仿真。对于ADC的，需要模拟paramenters顶端模拟的误差（INL，微分非线性，全Erroe，偏移误差，静态参数等）和（信噪比，无杂散动态范围，总谐波失真等）的动态参数。Karthikeya，“...那么，DAC的决议必须得到atleast超过2-4位ADC的...”是由于援会比ADC的信息的准确性。例如，您
必须证明一个统治者的准确性。您可以使用另一个统治者
， 其精度比标尺衡量。你明白吗？

 

[Karthikeya]

您好
报价：chenliy

必须证明一个统治者的准确性。
您可以使用另一个统治者，其精度比标尺衡量。
你明白吗？

 

[chenliy]

你可以向第662（测试的ADC）的CMOS模拟电路设计（第二版）。提交人是PEAllen和DRHolberg。书号：7-5053-7758-2

 

[horzonbluz]

感谢您的帮助，我会读了艾伦的书这些网页。

 

[gunturikishore]

用Verilog - A或医疗辅助队可以方便使用的电路仿真以及取得的成果同时进行。有一个与实际之间的差异捏造测量电路和模拟测量。我没有看到更多的去比实际采样的ADC或DAC率的样本数
， 而模拟的任何要求。我在程序运行的8位与Cadence的工具6小时ADC和我预计最多为10位ADC一天或低于这个水平。

 

[bitcat]

terryssw说：绝对领先Mocherla说：

对于INL和DNL，你真的不需要的时钟，我的意思是当你为INL和DNL测试，您可以将时钟高（或低-根据您的配置）和运行直流扫描。