用Verilog - A的8典范需要1模拟多路复用器

G

Guest

Guest
喂。可以anayone份额/如何编写一个8比1的多路模拟的Verilog - 1?

Thx。

 
Poprawka KB3004394 dla systemów Windows 7 SP1 i Windows Server 2008 R2 SP1 miała być zwykłą aktualizacją, która miało zwiększyć bezpieczeństwo systemu. Jednak stało się inaczej. Wiele osób, które zainstalowały felerne uaktualnienie, zaczęły mieć problem z instalacją sterowników do kart graficznych AMD i NVIDIA. Zgłaszane były również problemy z pop...

Read more...
 
模块mux8to1(通道0,第1,in7,,请选择)

输入通道0,第1,in7,选择;
输出进行;
电力通道0,第1,in7,选择;
真正outVal;

模拟开始

案(选择)
0:outVal = V(下通道0);
1:outVal =五(第1);
7:outVal = V(下in7);
默认值:outVal = 0;
endcase

五(出)“ outVal;
末端

endmodule1分钟后添加:我没有测试此代码,请你给我一些反馈意见。

 

Welcome to EDABoard.com

Sponsor

Back
Top