的CMOS弛张振荡器的设计...

[haribabu]

嗨...
我设计的CMOS弛张振荡器连接到晶体。我想看看这个..电路<img src="http://images.elektroda.net/14_1261473078_thumb.jpg" border="0" alt="CMOS relaxation oscillator Design ..." title="弛张振荡器的CMOS设计..."/> 我连接的工作在50MHz的晶体与共振频率之间的输出。问题是，在所有有没有产生振荡。赛道变得锁定。我测量50MHz的消极抵抗其中约5倍倍振荡器的阻力。但我仍没有看到任何振荡。谁能帮助我理解的概念
， 并帮助设计此振荡器我。

谢谢
哈里。

 

[dick_freebird]

这不像一弛张振荡器给我。这是DC
闭锁容易
， 特别是如果你的负载电阻相对高
至设定的电流。我相信需要电流源
很高的有效阻抗。

我认为你应该挖掘证明晶体振荡器拓扑结构。
简单逆变器驱动的线性，可能会更好
， 如果你正
数字时钟
， 而不是一个正弦RF源。

但模拟晶体振荡器也是位艺术本身。
它们可以棘手的开始，至少持续。如果你能
看到振荡器锁定/栏杆/卡住，不过，它可能
拓扑/价值观的问题
， 不只是模拟问题。

 

[Guest]

[No message]

 

[Guest]

in mind?

你可能想到的两个晶体管 管家振荡器
？<img src="http://images.elektroda.net/92_1261511686_thumb.gif" border="0" alt="CMOS relaxation oscillator Design ..." title="弛张振荡器的CMOS设计..."/>