请帮助关于邮政路线和安置模拟

[arunjatti]

在703.065纳秒（3）：警告：/ X_FF持有本人高级遭受侵犯的尊重时钟;
预期：= 0.192毫微秒;观察：= 0.061毫微秒;在：703.065纳秒
在703.077纳秒（3）：警告：/ X_FF持有本人高级遭受侵犯的尊重时钟;
预期：= 0.192毫微秒;观察：= 0.056毫微秒;在：703.077纳秒
在703.112纳秒（3）：警告：/ X_FF持有本人低遭受侵犯的尊重时钟;
预期：= 0.192毫微秒;观察：= 0.108毫微秒;在：703.112纳秒
在703.345纳秒（3）：警告：/ X_FF持有本人高级遭受侵犯的尊重时钟;
预期：= 0.192毫微秒;观察：= 0.098毫微秒;在：703.345当进出口表演路线和placemnet后的SIM卡，我有上面的错误
， 产量也totalyy XXXXXXXXXXXXXXXXX
任何一个可以在这方面帮助我
由于提前

 

[Guest]

[No message]

 

[pini_1]

在布局布线后仿真你必须有正确的时机都在驾驶时以及内部设备的主要投入（法郎到FF）。

我建议以下步骤调试的问题：
1。确保您的输入不违反建立和保持（后者是零通常与FPGA的可编程输入延迟）。
2。请确保您的STA中没有任何错误。

有时
， 时间误差不能避免。如果如时钟域接口。在这种情况下您可能需要禁用这一非常法郎细胞的时间检查。

在我的网站我有一个全速USB的项目，在主从时钟是相同的
， 但不同的充时钟域，所以你可能需要看看：
http://bknpk.no-ip.biz/usb_1.html。

例如后一种与Xilinx库综述显示在
http://bknpk.no-ip.biz/LEON/AHB_APB_leon/AHB_APB_verilogSIM.html