Synopsys公司

[politicante]

大家好，
我是 在年初全部的ASIC design.I想知道是否有一个教程的网络教学如何开始用VHDL代码
， 并为此与芯片布局使用Synopsys的特区的ModelSim和Cadence集成电路。

多谢
Politicante

防扩散安全倡议知道（不是很好）如何使用单一的工具，
我 发现很难让他们一起工作

<img src="images/smiles/icon_sad.gif" alt="悲哀的" border="0" />

 

[s0shinde]

去www.deepchip.com
， 你可以找到一个教程Synopsys的直流在下载一节。
为Cadence的教程只是在谷歌搜索产品 教程你想要的。如果您使用的是Cadence的激光多普勒，文档目录包含了许多PDF格式的文件（这是类似的教程）的每个产品一样的Verilog - XL系列SignalScanUI ， SimVision ， SimControl 。

 

[avin11]

什么样的提示你需要详细？

 

[s0shinde]

嗨，
（ 1 ）首先
， 您必须使用您的系统设计的RTL （ Verilog或VHDL ） 。您可以采取这些档案以仿真和模拟它。这一首个开放式的ModelSim和创建项目和相应的“工作”目录来存储您的设计文件。那么你必须写一个刺激文件即stim.do和执行上的ModelSim命令提示符。刺激文件是这样的：
新增波表*
/ $ design_name /时钟0 0 ， 0 10 ， 1 20 0 30兰特
/ $ design_name / 0 0 ， 1 5 0 30
运行-200

等所有投入和产出要监视。还测试您的设计与测试平台。

（ 2 ）如果一切运作良好，是否可以认为
， 以Synopsys公司的RTL文件DC和编译它与ASIC技术文件所提供的专用集成电路代工公司像LSI逻辑或川崎病的LSI
等您也可以执行林特检查和DFT检查使用Synopsys的DFT的编译器。直流脚本命令中可以找到从www.deepchip.com直流教程（下载） 。

（ 3 ）您可以为静态时序分析的形式使用Synopsys的黄金。
（ 4 ）使用LBIST的BIST的细胞和扫描链插入。然后您可以使用平面图经理或前卫木星的平面图。对于地点和路线， ClockTree合成有前卫天文。使用Synopsys的星RC_XT的寄生参数提取。您还需要准备数据Synopsys的银河数据库。

（ 5 ）一旦你的时序收敛，你将不得不采取的设计来产生GDSII的文件
， 该文件将被用于布局和实际的ASIC设计铸造。

 

[standardon]

我是研究如何使laern写的FPGA的VHDL代码
有一个很好的网站！

 

[s0shinde]

编码的VHDL语言的FPGA
的 是非常简单的。我的意思是，你不需要做的所有步骤中的ASIC设计流程。但是
， 如果你已经开始学习VHDL语言，学习的Verilog要容易得多
， 因为它非常类似于c.对于VHDL语言编码的FPGA实现，有书籍如VHDL引物，引物合成的VHDL 。首先告诉我FPGA的仿真和FPGA书写工具使用的是使用。模拟，有工具
， 如的ModelSim ， Cadence的数控VHDL语言， Synopsys的直流。为书面形式向FPGA的，有工具
， 如FPGA的快速，莱昂纳多谱，赛灵思ISE 5.1 ， @ ltera Maxplus -二， @ ltera曲（上）电大。Symplicity Synpilfy
等

 

[AlexWan]

我认为
， 我们有很多机会尝试在FPGA ，但如果我们这样做的ASIC ，我们的唯一机会到磁带上了。

 

[melonpy]

AlexWan写道：

我认为，我们有很多机会尝试在FPGA ，但如果我们这样做的ASIC ，我们的唯一机会到磁带上了。

 

[s0shinde]

但ASIC设计更更快。我们可以执行各种检查
， 并作出最后的设计方案相匹配的需要时间限制。

 

[bagane]

这是非常简单的编码的VHDL语言的FPGA
的 。

 

[Guest]

语言只是一种方法，关键是赛道本身，如系统结构，算法。描述语言是不断变化的由低级到较高水平，但不会改变电路。

 

[s0shinde]

喂，
我有一个问题要问。
假设有两个flipflops在ASIC设计和有一些组合逻辑关系。现在有一个安装时间违反第二触发器。我们如何能够纠正这一设置时间的行为？我所知道的一些技巧，任何人都可以提出一些更。如果有谁知道如何做
， 在Synopsys的DC或黄金，任何命令。也是正确如果我错了

（ 1 ）修改组合逻辑是一种方式。但假设是不可能的
， 以减少更多。
（ 2 ）使用大尺寸盖茨在这一组合逻辑。
（ 3 ）将第2 transperant触发器锁存连接主从模式。
（ 4 ）除以组合路径以两个和一个触发器之间。

这些正确的。任何sugestions 。

 

[edacw1]

我想你可以阅读售出Synopsys和Cadence的开卷的。

 

[armer]

谁可以介绍一些窍门的SoC遇到？

 

[zzy_zy]

您可以搜索与“芯片”在这个论坛。

 

[haoboy]

我认为，高密度脂蛋白Chipdesign是一个很好的书
，美国

 

[AlexWan]

haoboy写道：

我认为，高密度脂蛋白Chipdesign是一个很好的书，美国

 

[arunragavan]

ummm以及..知道和了解更多生根粉EDA工具..尝试这个站点h ** p ： / / demosondemand.com

许多教程进行洙生活..wud一定帮助你很多..

VHDL语言编程的例子是一个很好的书籍..道格拉斯L佩里是作家，麦格劳希尔出版..

这是一个美好的图书..我有一个副本的电子书格式..可能确实有助于普遍获得很多东西。

与问候，

 

[matthew_wang]

如果您已经安装了一些工具
， 这两个系统，你可以找到很多的目录下的文件，并为每个工具，
一般来说 ，有一些教程关于“快速启动” 。此外，您还可以参考一些书籍ASCI设计流程。

 

[s_vlsi]

嗨，
谁能告诉我生根粉做档案。如何创造呢？