什么是最好的VHDL / Verilog的/ SystemVerilog的编辑器？

[darylz]

我发现一个很好的VHDL / Verilog的/ SystemVerilog的编辑软件，但它看起来像不是最佳。大多数软件是专为C / C + + / Java编码，不适合用于硬件描述languare ...你想给我一些建议，在此吗？

 

[nand_gates]

emacs是最好的编辑器！

 

[aji_vlsi]

[报价= darylz]我发现一个很好的VHDL / Verilog的/ SystemVerilog的编辑软件，但它看起来像不是最佳的。大多数软件是专为C / C + + / Java编码，不适合用于硬件描述languare ...你想给我一些建议[/QUOTE] Emacs的所有相关模式的Verilog，VHDL，SV模式 - 。心连心Ajeetha，CVC www.noveldv.com

 

[omara007]

我用gVim的，我可以说，它比伟大..但尽管如此，大多数朋友说，emacs是更好的

 

[sanjay11]

gvim是容易的，它支持sytemverilog太。它是免费的可用www.vim.org

 

[anoop12]

ModelSim和赛灵思ISE仿真和ASIC下载的最佳。莱昂纳多频谱小号systhesis点最好。

 

[ahmad_abdulghany]

我配置 n编辑接受。VA，VAMS 。VHDL ，我觉得它的wonderfull ..另外，我配置VIM作为n编辑伟大的.. [报价= anoop12] ModelSim和赛灵思ISE仿真和ASIC下载。莱昂纳多频谱的最佳systhesis点。[/QUOTE]我认为他们不会讲的工具，来模拟或设计这里..

 

[rsrinivas]

用nedit是真的好

 

[bharat_in]

gvim是最好的编辑器，在所有我见过的编辑器。我没有使用过的Emacs还，但相信我，如果你有上GVIM GUD命令，你不需要学习别的干杯...

 

[darylz]

感谢您的建议！我会尽量gVim的，因为它更容易被安装在Linux和Win32平台。

 

[bigrice911]

UltraEdit是最好的！ Emacs是太困难了，和VI是太丑陋了，和gvim是Windows的愚蠢的事情... ...

 

[omara007]

Emacs和vi看看那些不使用它们丑陋，很难..但一旦u使用他们，你会发现，他们喜欢奇迹..

 

[hurricanebomb]

vi是一个很好的的工具来编辑文件类型很多：如薄层色谱perl的Verilog的。它具有强大的functions.But你需要花费一些时间来研究六。

 

[ray123]

是的，六是对我最好的的编辑linux下的Verilog文件。 VI不需要鼠标。新一代perfer使用emacs，vim的，GVIM。 UltraEdit是一个流行的Windows，但Linux应用程序。

 

[megastar007]

emacs是最好的editior

 

[hoalu]

VIM和Emacs，哪一个更好并不重要。最重要的是编辑器，你可以从你的同事或你的朋友的指导。他/她将帮助您节省大量的时间。从专家的了解是最好的方式！我感到高兴，用Vim：

 

[sunindew]

我更喜欢使用新用nedit。它的简单而强大。 gvim是还不够好。

 

[anoop12]

ModelSim是最好的之一。

 

[beta0]

Emacs将会是最好choise的，如果你熟悉它

 

[wice]

的ModelSim