什么是最好的VHDL / Verilog的/ SystemVerilog的编辑器？

[cheney]

六是我最喜欢的。

 

[learnbydo]

我喜欢VI它是简单而强大的的关键字可以高亮度显示键盘就足够了，不需要使用鼠标

 

[kumar_eee]

我不知道多少ABT Emacs的... ...用nedit只不过是在Windows记事本... ...据我所知，GVIM，是最好的..

 

[choonlle]

是啊.. Emacs是第一：）不管如何... ...一旦ü习惯了它，你可以写编码迅速。我投在EDA编辑器的第一。

 

[omidkaveh]

Emacs和ActiveHDL（Aldec公司）！！ ...

 

[ep20k]

http://www.pspad.com/en/whatsnew.htm ，如UltraEdit的强大，但免费：ep20k

 

[vizpal]

我一直坚持用GVIM，很长一段时间！！！ ：D

 

[VitalyM4]

[报价= moorehuang]我觉得activeHDL是recommanded [/quote]我觉得这是最好的工具，具有良好的文档和模板编写的Verilog / VHDL代码的！

 

[boardlanguage]

一个\\ ltera的Quartus II 7.2sp1的集成编辑器也不错 - 自动折叠/ uncollapsing模块！

 

[wkong_zhu]

我有2年的VIM Verilog设计的经验。但是，当我用Emacs会见了Verilog的模式，我改变emacs的，从那时起。 Emacs的给我的最大的灵活性，在编辑。和Verilog模式救我这么多时间在Verilog的层次结构实例。但我必须承认，emacs是比什么都更困难。学习曲线是比较长的。如果你有扎实的编程背景，尤其是功能的编程基础。我建议用Verilog模式的Emacs。否则，使用vim或其他。

 

[bywater]

我更喜欢VIM。这的确是一个很好的编辑器进行编程。

 

[zyd912]

我使用的ModelSim，但我想尝试后的Emacs

 

[NanhTrang]

记事本+ +是最好的！！ （目前仅适用于Windows）

 

[lovelyic]

Emacs中使用Verilog模式，自动完成是非常好的。不要尝试VHDL / SystemVerilog的。

 

[manish12]

（必须）如下HDL相同的规则。认为休息是你的！代码>编辑>结果错误列表+等

 

[lizarazu]

我觉得vim是很不错的，至今我没有用过Emacs的

 

[Fawad Elahi]

VHDL是良好的

 

[kvingle]

[报价= bigrice911] UltraEdit是最好的！ Emacs是太困难了，和VI是太丑陋了，和gvim是一个愚蠢的事情在Windows ...[/报价]请不要作出这样的评论，除非你知道是什么。就像学习开车，刻苦学习，但学习Emacs作为反射变得容易，一旦你知道如何做到这一点。 Emacs的功能..他们与其他无法比拟的.. Emacs的一些有用的技巧VLSI工程师，我从我的经验教训，我会后一个新的课题。是一个很好的O -赖利书“GNU Emacs的”简而言之系列..然而，它确实有VHDL或Verilog模式的很多信息。以下是一些参考，您可以使用....但如果你真的想学习Emacs的最好的办法是经常使用它。那么有另一个编辑器，我发现好... ...“Simplifide”，这是一个Eclipse的基地插上去，它仍处于开发阶段，但仍然退出有用。

 

[bsandeeptej]

我也需要积极HDL任何人都可以提供我

 

[Daniel M.E. Lee]

GVIM！！