在高频率的PSRR带隙

M

Megh

Guest
喂,
设计一个分伏(万鬼型)带隙。
我有问题
, 我的低频的PSRR是说,40dB的电源抑制比
, 然后上升到29分贝在10MHz时说
, 然后又开始减少。
需要改进的PSRR这个曲线的峰值。
请帮助这一点。
我的理解是:
1)直流电源抑制比是受环路增益和电阻devider比率。
2)高频电源抑制比基本行为方式(倒影在你的环路增益)。
如果这种理解是正确的话
, 我没有看到一个零(在增益曲线)附近的频率在我的PSRR开始走上坡路。
请帮助这个
谢谢

 
你在前进的放大器增益,只是其中的一部分
故事(也许不是重要组成部分)。看
在您的偏见架和其他供应至输出路径
这“应该”与电源电压无关,但可以
永不完全不是这回事。

以原油LDO的Preregulating这是一个方法4.75
电源抑制比,如果您有充足的空间。这种调节需要
不采用直流神话般的,只是和交流解耦。

您也可以后一个RC滤波器的带隙若
你能容忍一个驱动器(负载第削弱
降低的事,但只需要驱动
容性负载可能不在乎)。

 
您可以移动向上的频率提高了带隙放大器带宽的出发点
, 上升斜率(假设我们现在所说的PnP -型血糖)

您可以移动的频率向下的高峰期的PSRR反应增加更多的电容输出节点

祝您好运

 
正如dick_freebird已经说过,它是从供应因子的PSRR为输出的问题
, 而不是循环因子。有可能是从电源输出和零存在许多平行的道路不应该是一个惊喜。
可能是零突出
, 由于添加了稳定上限的方式。这将是很难判断在这条赛道没有看。

 
感谢****和巴洛阿尔托,
我会在尝试把在背景作为输出RC是将推动LDO的输入电容。这似乎(基本上杀体重)虽然表面上蛮力的方法。
BTW @巴洛阿尔托: -提高放大器的带宽将转移频率的峰值
, 但它不会降低高峰。因此,@新的频率的噪音仍然会产生问题吗?
我认为
, 唯一的方法杀死的PSRR是把在VBG产量上限。
请评论。
感谢您的时间2分钟后添加:抱歉
, 我的意思感谢dick_freebird ...这印刷*****抱歉
, 一个。
@萨罗: -我补充之间的PMOSs门最高限额(谁的门是受放大器)和VDD。

 
Megh说:

提高放大器的带宽将转移频率的峰值,但它不会降低高峰。
因此,@新的频率的噪音仍然会产生问题吗?
 
在您的稳压器,参考电压也可以在背景了从产量进一步提高的PSRR。但一些必须作出努力
, 以避免在此配置启动问题。

 

Welcome to EDABoard.com

Sponsor

Back
Top